cpld／fpga 文章最新資訊

基于CPLD的電磁扳機(jī)控制儀設(shè)計(jì)

引言靶場(chǎng)測(cè)試領(lǐng)域中槍械的擊發(fā)是一個(gè)重要的環(huán)節(jié)。傳統(tǒng)的槍械擊發(fā)采用人工方式，即射擊人員聽(tīng)到射擊指令后手工扣動(dòng)槍械扳機(jī)進(jìn)行擊發(fā)，這種方式存在兩方面的問(wèn)題：其一，無(wú)法保證安全性。人員操作時(shí)有可能由于疲勞或者聽(tīng)錯(cuò)指令進(jìn)行了誤操作，則可能造成靶道內(nèi)人員安全事故，而在有些應(yīng)用場(chǎng)合，如防彈頭盔穿甲實(shí)驗(yàn)，射擊人員必須面對(duì)防彈頭盔進(jìn)行射擊，彈頭有可能反彈回來(lái)傷及射擊人員。上述兩種安全事故在國(guó)內(nèi)靶場(chǎng)都曾發(fā)生過(guò)。其二，隨著靶場(chǎng)測(cè)試技術(shù)的不斷發(fā)展，靶場(chǎng)測(cè)試所用的設(shè)備種類(lèi)越來(lái)越多，精度也越來(lái)越高，因此，不同的測(cè)試設(shè)備如何保持一
關(guān)鍵字： CPLD RS232

一種基于CPLD的步進(jìn)電機(jī)驅(qū)動(dòng)模塊設(shè)計(jì)及實(shí)現(xiàn)

0引言數(shù)控技術(shù)是以數(shù)字量編程實(shí)現(xiàn)控制機(jī)械或其他設(shè)備自動(dòng)工作的技術(shù)，數(shù)控機(jī)床就是采用了數(shù)控技術(shù)的機(jī)床，或者說(shuō)裝備了數(shù)控系統(tǒng)的機(jī)床。機(jī)床數(shù)控系統(tǒng)主要由幾個(gè)部分組成：零件加工程序的輸入、數(shù)據(jù)處理、插補(bǔ)計(jì)算和運(yùn)動(dòng)機(jī)構(gòu)的控制。本文主要介紹最后一個(gè)部分運(yùn)動(dòng)機(jī)構(gòu)的控制，即如何控制電機(jī)的動(dòng)作?？蛇x的電機(jī)有很多種，在這里我們選擇步進(jìn)電機(jī)。步進(jìn)電機(jī)是數(shù)字控制電機(jī)，是一種將電脈沖轉(zhuǎn)換成角位移的精密執(zhí)行元件。它的旋轉(zhuǎn)是以固定的角度一步一步運(yùn)行的，每給步進(jìn)電機(jī)發(fā)一個(gè)脈沖電機(jī)就旋轉(zhuǎn)一個(gè)固定的角度，只要脈沖數(shù)發(fā)的正確，電機(jī)就能
關(guān)鍵字： CPLD 步進(jìn)電機(jī)

一種基于CPLD的溫度測(cè)試系統(tǒng)設(shè)計(jì)

1 系統(tǒng)設(shè)計(jì)方案 1.1 動(dòng)態(tài)存儲(chǔ)測(cè)試所謂存儲(chǔ)測(cè)試技術(shù)，是指在對(duì)被測(cè)對(duì)象無(wú)影響或影響在允許范圍的條件下，在被測(cè)體內(nèi)置入微型存儲(chǔ)測(cè)試儀器，現(xiàn)場(chǎng)實(shí)時(shí)完成信息快速采集與存儲(chǔ)，事后回收記錄儀，由計(jì)算機(jī)處理和再現(xiàn)被測(cè)信息的一種動(dòng)態(tài)測(cè)試技術(shù)。 1.2 測(cè)試系統(tǒng)總體設(shè)計(jì) 本次設(shè)計(jì)的溫度測(cè)試系統(tǒng)，主要是利用CPLD來(lái)實(shí)現(xiàn)。溫度傳感器將外界溫度信號(hào)轉(zhuǎn)換為微弱的電壓信號(hào)，通過(guò)模擬電路部分將輸入信號(hào)進(jìn)行放大和濾波，再經(jīng)過(guò)A/D轉(zhuǎn)化電路把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，然后經(jīng)過(guò)FIFO存入存儲(chǔ)器，計(jì)算機(jī)通過(guò)接口電路對(duì)數(shù)據(jù)進(jìn)行讀
關(guān)鍵字： CPLD FIFO

一種基于DSP與FPGA的高速通信接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類(lèi)。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類(lèi)實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈
關(guān)鍵字： DSP FPGA

一款基于DSP和CPLD的低壓斷路器智能控制器設(shè)計(jì)

0 引言智能電網(wǎng)的發(fā)展，對(duì)低壓電器的智能化提出了較高的要求，目前國(guó)內(nèi)使用較多的小型斷路器的智能化穩(wěn)定性不夠，在于其體積較小，將信號(hào)采集電路、動(dòng)作執(zhí)行和智能脫扣器都安裝在本體內(nèi)，開(kāi)關(guān)內(nèi)的強(qiáng)電場(chǎng)產(chǎn)生的電磁干擾和高溫，使得斷路器可靠性降低。本文介紹的智能控制器脫離于斷路器本體，并且能夠連接多個(gè)斷路器，實(shí)現(xiàn)對(duì)多個(gè)斷路器的監(jiān)控。 1 控制器的總體結(jié)構(gòu) 群組智能控制器的核心采用DSP 芯片，輔以CPLD EPM3128芯片來(lái)實(shí)現(xiàn)鍵盤(pán)和液晶的時(shí)序邏輯，減少擴(kuò)展芯片帶來(lái)的體積問(wèn)題，外圍電路主要包括信號(hào)調(diào)理電路和脫
關(guān)鍵字： DSP CPLD

一種基于CPLD的DSP人機(jī)接口模塊設(shè)計(jì)

CPLD(Complex programmable Logic Device，復(fù)雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎(chǔ)上發(fā)展而來(lái)的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點(diǎn)。在超高速領(lǐng)域和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用，日前的CPLD普遍基于E2PROM和Flash電可擦除技術(shù)，可實(shí)現(xiàn)100次以上擦寫(xiě)循環(huán)。 CPLD選擇及其擴(kuò)展模塊的設(shè)計(jì) 由于A是3.3v電平供電的，所以CPLD我們也選擇3.3v電平供電的XL型號(hào)。XC95144XL是Xilinx公司 XC9500系列的一種。它
關(guān)鍵字： CPLD DSP

基于FPGA的自適應(yīng)均衡器算法實(shí)現(xiàn)

摘要：近年來(lái)，自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛，利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn)，本文闡述了自適應(yīng)均衡器的原理并對(duì)其進(jìn)行改進(jìn)。最后使用FPGA芯片和Verilog HDL設(shè)計(jì)實(shí)現(xiàn)了自適應(yīng)均衡器并仿真驗(yàn)證了新方法的有效性。信道均衡技術(shù)(Channel equalization)是指為了提高衰落信道中的通信系統(tǒng)的傳輸性能而采取的一種抗衰落措施。它主要是減小信道的多徑時(shí)延帶來(lái)的碼間串?dāng)_(ISI)問(wèn)題。其原理是對(duì)信道或整個(gè)傳輸系統(tǒng)特性進(jìn)行
關(guān)鍵字： FPGA LMS

京微雅格率先推出國(guó)內(nèi)首款低功耗FPGA芯片

京微雅格的HR系列FPGA芯片已經(jīng)能夠提供EVB，并預(yù)計(jì)今年第三季度大規(guī)模量產(chǎn)，已成為世界上除美國(guó)外唯一自主研發(fā)并成功量產(chǎn)FPGA產(chǎn)品的公司。
關(guān)鍵字：京微雅格 FPGA

在云端，還好嗎？

　　十四個(gè)月之前，我參加了一次Plunify的媒體沙龍活動(dòng)，寫(xiě)了一篇名為《云時(shí)代才剛剛開(kāi)始》的文章，談了一點(diǎn)我對(duì)把芯片設(shè)計(jì)結(jié)合云計(jì)算和對(duì)Plunify這家創(chuàng)業(yè)公司的看法。那時(shí)候，Plunify主推的業(yè)務(wù)是租用亞馬遜的服務(wù)器資源，搭建一個(gè)FPGA開(kāi)發(fā)的云端平臺(tái)，讓設(shè)計(jì)公司可以把設(shè)計(jì)方案上傳到云端來(lái)仿真，以節(jié)省大量的時(shí)間，同時(shí)也避開(kāi)了自建云的昂貴成本?！　∫荒赀^(guò)去了，我終于又有機(jī)會(huì)和Plunify做一次更加深入的交流，看看Plunify在中國(guó)大陸市場(chǎng)的深水里摸了一年石頭后，到底有沒(méi)有摸到魚(yú)。　　Plunify
關(guān)鍵字： Plunify 云端 FPGA InTime

逐夢(mèng)十年賽靈思

　　時(shí)間都去哪了?當(dāng)公司全球上下熱烈慶祝成立30周年的時(shí)候，回首我在賽靈思竟然也已有十載。從上海到北京，從新天地到盤(pán)古大觀，從北京最開(kāi)始幾個(gè)人的小辦事處到今天數(shù)十人數(shù)千規(guī)模的北京公司，我有幸見(jiàn)證了賽靈思在中國(guó)的巨大發(fā)展和變遷，但不變的是這份工作帶來(lái)的強(qiáng)大吸引力和提供給大家的實(shí)現(xiàn)夢(mèng)想的舞臺(tái)。　　賽靈思是我的第一份工作，一做就做了十年。很多周?chē)耐瑢W(xué)朋友都已經(jīng)換了多家公司，也有很多在高校都成了學(xué)術(shù)帶頭人，教授，也不停地有獵頭和朋友追問(wèn)我為什么不愿意動(dòng)一動(dòng)。我清楚我的執(zhí)著和堅(jiān)守來(lái)源于公司人性化和平等的
關(guān)鍵字：賽靈思 FPGA PAE

基于VHDL和QuartusⅡ的數(shù)字電子鐘設(shè)計(jì)與實(shí)現(xiàn)

摘要：采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊，采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在QuartusⅡ開(kāi)發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件實(shí)驗(yàn)箱上進(jìn)行測(cè)試。測(cè)試結(jié)果表明該設(shè)計(jì)方案切實(shí)可行。 EDA(Electronic Design Automation)又名電子設(shè)計(jì)自動(dòng)化，其基本特征是：以超大規(guī)?？删幊踢壿嬈骷?，如FPGA，為設(shè)計(jì)載體，以硬件描述語(yǔ)言，如VHDL，為
關(guān)鍵字： FPGA QuartusⅡ

All Programmable平臺(tái)讓FPGA市場(chǎng)大有可為

曾有句話這樣說(shuō)到：“當(dāng)你認(rèn)為設(shè)計(jì)完美的時(shí)候，不是因?yàn)闆](méi)有什么可以加，而是你不能再去除什么?！边@話用在FPGA上是再合適不過(guò)了。從簡(jiǎn)單的邏輯集成到現(xiàn)在集成ARM核、DSP、模擬電路、存儲(chǔ)器等無(wú)所不包的系統(tǒng)級(jí)集成，從純硬件開(kāi)發(fā)到可以用C、C++或System C來(lái)開(kāi)發(fā)，從此前價(jià)格高昂到現(xiàn)在低成本低功耗，從工藝的跟隨到成為先進(jìn)工藝的引領(lǐng)和3D IC的成功，從傳統(tǒng)的通信、工業(yè)和軍工等應(yīng)用向消費(fèi)電子、醫(yī)療電子、汽車(chē)電子、嵌入式市場(chǎng)等擴(kuò)展，F(xiàn)PGA成為擴(kuò)充我們想像力的“先鋒”。
關(guān)鍵字：賽靈思 FPGA All Programmable

迎接All Programmable的浪潮

您有沒(méi)有留意到賽靈思的logo下面有兩個(gè)英文單詞——“All Programmable”? 這代表了什么?眾所周知，賽靈思一直是FPGA行業(yè)的領(lǐng)頭羊。那么未來(lái)呢?未來(lái)具有無(wú)限的可能性，但是All Programmable無(wú)疑是賽靈思正在全力推動(dòng)的轉(zhuǎn)型。All Programmable SoC無(wú)疑是這個(gè)轉(zhuǎn)型的代表之作，Zynq這個(gè)革命性的產(chǎn)品，也就應(yīng)運(yùn)而生了。我和賽靈思的緣分也由此開(kāi)始。
關(guān)鍵字：賽靈思 FPGA Zynq

28nm時(shí)代將進(jìn)一步蠶食ASIC

在FPGA領(lǐng)域，我們?cè)俅温劦搅顺林氐幕鹚幬丁?010年中國(guó)農(nóng)歷新年前后，F(xiàn)PGA的28nm交響曲奏響。
關(guān)鍵字：賽靈思 ASIC FPGA 28nm

不想荒廢你的大學(xué)生活吧？看看牛人是怎樣成為電子學(xué)霸的！

　　寫(xiě)這篇文章的時(shí)候，我正處于碩士研究生畢業(yè)論文的準(zhǔn)備階段，眼睜睜看著我的大學(xué)生活即將畫(huà)上句號(hào)，再看看身邊有很多低年級(jí)的學(xué)生們一天天把時(shí)間白白荒費(fèi)掉，我在心里替他們惋惜，在即將結(jié)束我的大學(xué)生活之際，我將我的大學(xué)幾年的有意義的生活與大家分享，看過(guò)這篇文章后也許能讓那些有夢(mèng)想的同學(xué)為了實(shí)現(xiàn)自己的人生目標(biāo)少走些彎路，大家要相信，大學(xué)校園——將為你提供一生最好的學(xué)習(xí)環(huán)境。　　我高中畢業(yè)于新疆伊寧市三中，2002年考入哈爾濱工程大學(xué)信息與通信工程學(xué)院電子信息工程專業(yè)，2006年以創(chuàng)新人才
關(guān)鍵字： DSP ARM FPGA/CPLD