cadence 文章 最新資訊
Cadence推出新一代電路仿真器FastSPICE 效能高達3倍
- Cadence 宣布全新的Cadence Spectre FX 仿真器(Simulator)，此新一代的FastSPICE電路仿真器能夠有效驗證內存和大規(guī)模系統(tǒng)單芯片(SoC)設計。Spectre FX 仿真器中具創(chuàng)新和可擴展性的FastSPICE架構，可為客戶提供高達3倍的效能。當今復雜的內存和SoC設計需要高精度和快速模擬效能，以確保按預期運作并滿足芯片規(guī)格。 此外，在芯片驗證過程中，布局后寄生效應變得越來越重要，尤其是對于先進制程設計而言，要考慮布局對芯片功能的影響。 FastSPICE求解器可在S
- 關鍵字： Cadence 電路仿真器 FastSPICE
云端部署引領IC設計邁向全自動化
- 隨著科技應用走向智能化、客制化，系統(tǒng)復雜度明顯增長，IC設計業(yè)者要搶占車用、通訊或物聯(lián)網(wǎng)等熱門市場，以強大運算力實現(xiàn)快速驗證與設計已不足夠，部署彈性和整合資源將成為開發(fā)的關鍵考慮，云端部署會是重要的一步棋。通訊、車用和物聯(lián)網(wǎng)是未來IC應用的主要場域，尤其隨著持續(xù)開發(fā)人工智能應用，以及擴大部署5G、Wi-Fi 6等新一代網(wǎng)絡技術，這些頗具潛力的應用展現(xiàn)了強勁成長。根據(jù)市調機構IC Insights上（6）月公布的研究顯示，消費性及通訊IC類仍居IC市場最高市占率，至2024年預計將達35.5%，在近20年來
- 關鍵字： Cadence 臺積電 EDA IC設計
Cadence與聯(lián)電合作開發(fā)28納米HPC+工藝中模擬/混合信號流程的認證
- 聯(lián)華電子今（6日）宣布Cadence?模擬/混合信號（AMS）芯片設計流程已獲得聯(lián)華電子28納米HPC+工藝的認證。 透過此認證，Cadence和聯(lián)電的共同客戶可以于28納米HPC+工藝上利用全新的AMS解決方案，去設計汽車、工業(yè)物聯(lián)網(wǎng)（IoT）和人工智能（AI）芯片。 此完整的AMS流程是基于聯(lián)電晶圓設計套件（FDK）所設計的，其中包括具有高度自動化電路設計、布局、簽核及驗證流程的一個實際示范電路，讓客戶可在28納米的HPC+工藝上實現(xiàn)更無縫的芯片設計。Cadence AMS流程結合了經(jīng)客制化確認的類比
- 關鍵字： Cadence 聯(lián)電 28納米HPC 工藝中模擬/混合信號 流程認證
Cadence推出Clarity 3D場求解器，為系統(tǒng)級分析和設計提供前所未有的性能及容量
- 內容提要： ? Clarity 3D Solver場求解器是Cadence系統(tǒng)分析戰(zhàn)略的首款產(chǎn)品，電磁仿真性能比傳統(tǒng)產(chǎn)品提高10倍，并擁有近乎無限的處理能力，同時確保仿真精度達到黃金標準 ? 全新的突破性的架構針對云計算和分布式計算的服務器進行優(yōu)化，使得仿真任務支持調用數(shù)以百計的CPU進行求解 ? 真正的3D建模技術，避免傳統(tǒng)上為了提高仿真效率而人為對結構進行剪切帶來的仿真精度降低的風險 ? 輕松讀取所有標準芯片和IC封裝平臺的設計數(shù)據(jù)，并與Cadence設計平臺實現(xiàn)專屬集成
- 關鍵字： Cadence Cadence? Clarity? 3D Solver場求解器
Arm、Cadence、Xilinx聯(lián)合推出基于TSMC 7納米工藝的首款Arm Neoverse系統(tǒng)開發(fā)平臺，面向下一代云到邊緣基礎設施
- 中國上海，2019年3月13日—Arm、Cadence Design Systems, Inc. (NASDAQ: CDNS) 和Xilinx, Inc. (NASDAQ: XLNX)今日宣布，聯(lián)合推出基于全新Armò Neoverse? N1的系統(tǒng)開發(fā)平臺，該平臺將面向下一代云到邊緣基礎設施，并已在TSMC(TWSE: 2330, NYSE: TSM) 7納米FinFET工藝上得到全面硅驗證。Neoverse N1 系統(tǒng)開發(fā)平臺(SDP)同時也是業(yè)內第一個7納米基礎設施開發(fā)平臺，可利
- 關鍵字： Arm Cadence Xilinx
Cadence宣布流片GDDR6芯片：基于三星7LPP，不僅用于顯卡
- 根據(jù)外媒報道，Cadence宣布已成功在三星的7LPP制造工藝中流片其GDDR6 IP芯片。 Cadence的GDDR6 IP解決方案包括該公司的Denali內存控制器，物理接口和驗證IP?？刂破骱蚉HY的額定值可處理每個引腳高達16 Gbps的數(shù)據(jù)傳輸速率，并具有低誤碼率(BER)功能，可降低內存總線上的重試次數(shù)，從而縮短延遲，從而確保更大的內存帶寬。IP封裝以Cadence的參考設計提供，允許SoC開發(fā)人員快速復制IP設計人員用于其測試芯片的實現(xiàn)?！ 鹘y(tǒng)上，GDDR內存主要用于顯卡，但
- 關鍵字： Cadence GDDR6
4周小白成為大神，速成Cadence Allegro 讓你走向職場巔峰！
- 一、PCB工程師目前現(xiàn)狀 近年來，隨著工業(yè)4.0戰(zhàn)略的實施，智能硬件的加速崛起，PCB工程師更是成為了未來最有前途的職業(yè)之一。特別是電子工業(yè)的不斷壯大，使得產(chǎn)品研發(fā)周期不斷縮短、信號速率不斷提高、單板密度越來越大、門電路工作電壓越來越低、SI-PI-EMI問題趨于復雜，這樣就要求PCB設計工程師必須提高專業(yè)素養(yǎng)，也使得PCB設計的工作日益成為電子設計中獨立而又不可缺失的一環(huán)?！ 《?、作為一名Allegro工程師 面對電子設備這些高性能、高速、高密、輕薄的趨勢，高速信號的PCB設計，越來越成為電子硬
- 關鍵字： Cadence
Cadence Sigrity 2018最新版集成3D設計與分析，大幅縮短PCB設計周期
- 楷登電子(美國Cadence公司，NASDAQ: CDNS)今日宣布發(fā)布Cadence? Sigrity? 2018版本，該版本包含最新的3D解決方案，幫助PCB設計團隊縮短設計周期的同時實現(xiàn)設計成本和性能的最優(yōu)化。 獨有的3D設計及分析環(huán)境，完美集成了Sigrity工具與Cadence Allegro?技術，較之于當前市場上依賴于第三方建模工具的產(chǎn)品，Sigrity? 2018版本可提供效率更高、出錯率更低的解決方案，大幅度縮短設計周期的同時、降低設計失誤風險。 此外，全新的3D Workbench
- 關鍵字： Cadence，PCB
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]
cadence相關帖子
cadence資料下載
cadence視頻
cadence專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473