asic ip核 文章 進(jìn)入asic ip核技術(shù)社區(qū)
基于SOPC技術(shù)的事故現(xiàn)場處理平臺設(shè)計與實現(xiàn)
- 摘 要：本文介紹了利用SOPC設(shè)計方法，以Altera公司的Nios軟核處理器為核心完成的事故現(xiàn)場處理平臺的設(shè)計。就其中最重要的兩部分——SCCB總線控制模塊和SRAM讀寫控制模塊的具體實現(xiàn)做了詳細(xì)介紹，并給出了SRAM寫控制器的實際仿真結(jié)果。最后，總結(jié)了SOPC的設(shè)計方法。關(guān)鍵詞：SOPC；事故現(xiàn)場處理平臺；IP核；SCCB總線引言當(dāng)前移動警務(wù)的廣泛應(yīng)用，使得交警在事故現(xiàn)場就能夠?qū)φ厥滤緳C(jī)和車輛進(jìn)行現(xiàn)場處理。但是，大部分的應(yīng)用只是停留在車牌號碼等非常簡單的文本數(shù)據(jù)的傳
- 關(guān)鍵字： IP核 SCCB總線 SOPC 事故現(xiàn)場處理平臺
混合信號電路設(shè)計技術(shù)研究
- 摘 要：本文針對航天電子系統(tǒng)小型化發(fā)展的特殊要求，提出在星載電子系統(tǒng)中進(jìn)行混合信號電路設(shè)計，重點(diǎn)探討了混合信號電路設(shè)計技術(shù)所面臨的問題及其對策，并以星載計算機(jī)的下行信道設(shè)計為例，對航天微電子系統(tǒng)的混合信號設(shè)計進(jìn)行了初步探索。關(guān)鍵詞： 系統(tǒng)級芯片；混合信號；設(shè)計流程；IP核引言航天市場的需求帶動了衛(wèi)星技術(shù)的發(fā)展，微型、納型甚至皮型衛(wèi)星的研究已成為航天技術(shù)研究的熱點(diǎn)。微電子技術(shù)、系統(tǒng)集成技術(shù)、微機(jī)電技術(shù)、微組裝技術(shù)以及輕型結(jié)構(gòu)材料技術(shù)的發(fā)展使得衛(wèi)星進(jìn)一步小型化成為可能。從星
- 關(guān)鍵字： IP核 混合信號 設(shè)計流程 系統(tǒng)級芯片
Cypress推出小體積高集成度PSoCTM器件
- 賽普拉斯半導(dǎo)體公司的子公司——賽普拉斯微系統(tǒng)公司 (Cypress MicroSystems) 近日宣布：其體積最小、集成度最高的可編程系統(tǒng)級芯片 (PSoCTM) 混合信號陣列已進(jìn)入批量生產(chǎn)銷售階段。除了4個可配置模擬部件和4個可配置數(shù)字部件之外，CY8C21x34器件還提供了用于程序存儲器的8K字節(jié)快閃存儲器和用于數(shù)據(jù)存儲的512字節(jié)SRAM，從而使其成為對成本敏感的消費(fèi)類和工業(yè)控制應(yīng)用（比如觸摸感應(yīng)控制屏、安全傳感器和控制、智能型溫度、壓力和流量傳感器、大型傳感器陣列、風(fēng)扇控制器和電池充電器等）的理
- 關(guān)鍵字： Cypress SoC ASIC
開放核協(xié)議—IP核在SoC設(shè)計中的接口技術(shù)
- 摘 要：本文介紹了IP核的概念及其在SoC設(shè)計中的應(yīng)用，討論了為提高IP核的復(fù)用能力而采用的IP核與系統(tǒng)的接口技術(shù)。 關(guān)鍵詞：SoC；IP核；OCP引言隨著半導(dǎo)體技術(shù)的發(fā)展,深亞微米工藝加工技術(shù)允許開發(fā)上百萬門級的單芯片，已能夠?qū)⑾到y(tǒng)級設(shè)計集成到單個芯片中即實現(xiàn)片上系統(tǒng)SoC。IP核的復(fù)用是SoC設(shè)計的關(guān)鍵，但困難在于缺乏IP核與系統(tǒng)的接口標(biāo)準(zhǔn)，因此，開發(fā)統(tǒng)一的IP核接口標(biāo)準(zhǔn)對提高IP核的復(fù)用意義重大。本文簡單介紹IP核概念，然后從接口標(biāo)準(zhǔn)的角度討論在SoC設(shè)計中提高I
- 關(guān)鍵字： IP核 OCP SoC SoC ASIC
在測控系統(tǒng)中用IP核實現(xiàn)D/A轉(zhuǎn)換
- 采用數(shù)字化技術(shù)、在測控系統(tǒng)中用IP核實現(xiàn)D/A轉(zhuǎn)換，并且在1片可編程邏輯器件中實現(xiàn)。
- 關(guān)鍵字： 測控系統(tǒng) IP核 轉(zhuǎn)換
Cadence混合信號SoC設(shè)計技術(shù)在ICSICT 2004獲得好評
- 中國每三年舉辦一次的固態(tài)和集成電路技術(shù)國際會議(International Conference on Solid-State and Integrated-Circuit Technology，ICSICT)是目前在中國召開的集成電路和微電子技術(shù)領(lǐng)域最高級別和最大的國際會議。它提供了一個展示固態(tài)和集成電路領(lǐng)域最新發(fā)展的國際交流平臺，為提高中國集成電路技術(shù)的學(xué)術(shù)水平和推動中國集成電路產(chǎn)業(yè)的發(fā)展起到了十分積極的作用。固態(tài)器件、集成電路、工藝技術(shù)、先進(jìn)材料和其它相關(guān)的所有研究領(lǐng)域都屬于會議的討論范圍。&nbs
- 關(guān)鍵字： Cadence SoC ASIC
QuickLogic可編程SOC系列瞄準(zhǔn)數(shù)字媒體應(yīng)用
- 嵌入式標(biāo)準(zhǔn)產(chǎn)品（ESPs）的先驅(qū)企業(yè)QuickLogic公司（Nasdaq股票代碼: QUIK）于今天日發(fā)布了QL92xxx 系列可編程片上系統(tǒng)器件（ProgrammableSOC）的。該系列產(chǎn)品系列以廣受歡迎的以QuickMIPS 產(chǎn)品系列中的的QL902M為 為基礎(chǔ)并，內(nèi)置了了專為用于嵌入式數(shù)字媒體應(yīng)用的器件而設(shè)計的附加預(yù)編程模塊。該系列的首款產(chǎn)品為QL92010，其中內(nèi)置了了一個IDE控制器。秉承QuickLogic一貫專注努力于提供有線/無線IP網(wǎng)絡(luò)數(shù)字媒體傳輸和處理的芯片解決方案的傳統(tǒng)，Quic
- 關(guān)鍵字： QuickLogic SoC ASIC
SoC中的電源設(shè)計、分析與驗證
- 2004年6月A版 摘 要：本文分析了深亞微米下超大規(guī)模SoC的電源設(shè)計中存在的問題，給出了業(yè)界適用的設(shè)計、驗證方法，并以工程設(shè)計為例，給出層次性SoC設(shè)計中電源設(shè)計、驗證的適用流程。 關(guān)鍵詞：系統(tǒng)芯片；電源電壓降；地電壓反彈；電源網(wǎng)格 引言 SoC(系統(tǒng)芯片)是現(xiàn)代微電子技術(shù)向前發(fā)展的必然趨勢。與工藝技術(shù)逐步先進(jìn)的變化相適應(yīng)，SoC芯片上的內(nèi)核邏輯的供電電壓也逐步降低。供電電源電壓減小的一個顯著好處是使整個芯片的功耗降低，然而它同時也帶來了芯片噪聲容限降低的負(fù)面影響。芯片供電電源
- 關(guān)鍵字： SoC SoC ASIC
FPSLIC簡化SoC設(shè)計
- 電子設(shè)計應(yīng)用2004年第9期 門陣列的好處在于它不僅可以減小PCB板的尺寸，而且可以降低功耗、提高可靠性，以及降低整個系統(tǒng)成本。但由于門陣列的設(shè)計工具價格太高， 流片費(fèi)用(NRE)的負(fù)擔(dān)太重，風(fēng)險高，設(shè)計周期太長， 所以不能被一般公司所采用。Xilinx開發(fā)出的第一批基于SRAM的FPGA， 由于其軟件價格很低，沒有流片費(fèi)用，所以它比門陣列更容易普及而被工程師所采用。如今芯片產(chǎn)業(yè)已經(jīng)可以把數(shù)百萬門的邏輯放入一個芯片里，使其達(dá)到可以把整個系統(tǒng)濃縮到單個芯片的程度，這不僅代表把邏輯和ASIC 放入單一芯片，它
- 關(guān)鍵字： FPSLIC SoC ASIC
賽普拉斯宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列
- 賽普拉斯半導(dǎo)體公司 (NYSE：CY) 的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布已開始生產(chǎn)一款新型可編程系統(tǒng)級芯片（PSoCTM）混合信號陣列。這種具有擴(kuò)展數(shù)字集成功能的新型器件拓展了廣受歡迎的PSoC架構(gòu)的適用范圍，以滿足消費(fèi)類、工業(yè)、辦公自動化、電信和汽車應(yīng)用中更大規(guī)模、更復(fù)雜的嵌入式控制功能的需要。賽普拉斯微系統(tǒng)公司的市場副總裁John McDonald說：“我們注意到客戶需要更多的數(shù)字功能，以提高外圍部件的集成度。我們的新款PSoC器件使得可用于實現(xiàn)片上
- 關(guān)鍵字： 賽普拉斯 SoC ASIC
Mentor Graphics公司與華為公司共建SoC軟硬件協(xié)同驗證環(huán)境
- 日前，Mentor和華為共同宣布共同建立SOC軟硬件協(xié)同驗證環(huán)境。旨在加強(qiáng)SoC驗證方面雙方的全面合作。事先，華為已經(jīng)利用Mentor公司提供的Seamless軟硬件協(xié)同驗證方案成功建立了ARM-based SoC驗證環(huán)境。利用Seamless協(xié)同驗證環(huán)境，華為已經(jīng)成功調(diào)試，并解決了多款基于ARM7TDMI、 ARM926ejs、Power PC的SoC芯片軟硬件接口問題。華為早在上個世紀(jì)90年代就認(rèn)識到SoC的功能驗證比傳統(tǒng)的ASIC的功能驗證更具有挑戰(zhàn)性，需要付出更多的仿真努力，同時產(chǎn)品的開發(fā)周期也更
- 關(guān)鍵字： Mentor Graphics SoC ASIC
北京集成電路設(shè)計園選用Cadence SoC Encounter設(shè)計平臺
- 美國Cadence設(shè)計系統(tǒng)公司公司（紐約證券交易所代碼：CDN）董事會主席Ray Bingham先生一行，到北京集成電路設(shè)計園訪問, 設(shè)計園公司總經(jīng)理郝偉亞先生詳細(xì)介紹了設(shè)計園以及北京集成電路設(shè)計產(chǎn)業(yè)發(fā)展情況。Ray Bingham先生表示，Cadence長期致力于中國電子產(chǎn)業(yè)的發(fā)展，支持北京集成電路產(chǎn)業(yè)的發(fā)展，對于作為中國7個國家IC設(shè)計基地之一的北京集成電路設(shè)計園，擴(kuò)展其數(shù)字設(shè)計平臺，選用Cadence SoC Encounter為實現(xiàn)很復(fù)雜、高性能的芯片提供經(jīng)過驗證的設(shè)計工具，應(yīng)對納米技術(shù)挑戰(zhàn)，感
- 關(guān)鍵字： Cadence SoC ASIC
高速SoC單片機(jī)C8051F
- 美國Cygnal公司專門從事混合信號系統(tǒng)芯片(SoC)單片機(jī)的設(shè)計與制造。公司更新了原51單片機(jī)結(jié)構(gòu)，設(shè)計了具有自主產(chǎn)權(quán)的CIP-51內(nèi)核，運(yùn)行速度高達(dá)每秒25MIPS。現(xiàn)已設(shè)計并為市場提供了29個品種的C8051F系列SoC單片機(jī)，預(yù)計今年年內(nèi)還將完成20多個新的SoC單片機(jī)的設(shè)計。 C8051F系列是集成的混合信號系統(tǒng)芯片SoC單片機(jī)，具有與MCS-51內(nèi)核及指令集完全兼容的微控制器，除了具有標(biāo)準(zhǔn)8051的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件(參見圖
- 關(guān)鍵字： SoC ASIC
SoC處理器的定標(biāo)原則
- 半導(dǎo)體器件定標(biāo)(scaling)在量上的不斷進(jìn)展蘊(yùn)育著系統(tǒng)級芯片(SoC)器件在設(shè)計和結(jié)構(gòu)上質(zhì)的深刻變化。IC器件定標(biāo)可以加強(qiáng)功率效率、增加帶寬和顯著改進(jìn)功能集成性，而要挖掘出硅的全部性能潛力，還須在設(shè)計復(fù)雜性管理和改進(jìn)設(shè)計可重用性方面做同樣的努力。代表ITRS對半導(dǎo)體定標(biāo)的一致觀點(diǎn)的一個簡易技術(shù)模型示出了芯片設(shè)計上一系列重大變化。較高層次的可編程性可以緩解經(jīng)濟(jì)上的壓力。專用處理器性能的不斷提高和器件的自動生成將使處理器芯核在SoC結(jié)構(gòu)體系中發(fā)揮重大作用，諸如從高性能控制到以前只能由硬連接邏輯才可以實現(xiàn)的
- 關(guān)鍵字： SoC SoC ASIC
Cypress微系統(tǒng)公司推出用于PSoCTM混合信號陣列的集成開發(fā)環(huán)境
- 賽普拉斯半導(dǎo)體(Cypress Semiconductor)公司的子公司賽普拉斯微系統(tǒng)有限公司（Cypress MicroSystems）于今日宣布推出用于其可編程系統(tǒng)級芯片（PSOCTM）混合信號陣列的PSoC Designer 4.0集成開發(fā)環(huán)境（IDE）。PSoC Designer 4.0是一個完整的圖形成套工具，它通過提供“點(diǎn)擊”系統(tǒng)設(shè)計能力而為用戶利用PSoC的功能和靈活性給予了幫助。PSoC Designer 4.0提供了設(shè)備和應(yīng)用程序編輯器以及一個簡單圖形用戶接口（GUI）下的編譯器、調(diào)試器
- 關(guān)鍵字： 賽普拉斯 SoC ASIC
asic ip核介紹
您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
asic ip核電路
asic ip核相關(guān)帖子
asic ip核資料下載
asic ip核專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473