首頁(yè) > 新聞中心 > EDA/PCB > EDA設(shè)計(jì)
在20／22nm引入FinFET以后，先進(jìn)工藝變得越來(lái)越復(fù)雜。在接下來(lái)的發(fā)展中，實(shí)現(xiàn)“每?jī)赡陮⒕w管數(shù)量增加一倍，性能也提升一倍”變得越來(lái)越困難。摩爾定律的發(fā)展遇到了瓶頸，先進(jìn)制程前進(jìn)的腳步開始放緩。但是由于當(dāng)今先進(jìn)電子......
Cadence Design Systems, Inc.宣布與臺(tái)積電及微軟三方合作之成果。該合作的重點(diǎn)是利用云端基礎(chǔ)架構(gòu)來(lái)縮短半導(dǎo)體設(shè)計(jì)簽核時(shí)程。透過(guò)此合作，客戶將可藉由微軟 Azure上的Cadence CloudBu......
隨著美國(guó)對(duì)中國(guó)芯片產(chǎn)業(yè)的打壓逐步升級(jí)，卡脖子由芯片向著核心技術(shù)延伸，大家發(fā)現(xiàn)EDA軟件也是要補(bǔ)的短板，發(fā)展國(guó)產(chǎn)EDA軟件的呼聲很高。EDA軟件雖然也是一種軟件，但開發(fā)時(shí)要運(yùn)用大量半導(dǎo)體和微電子學(xué)知識(shí)，而且它的市場(chǎng)容量很有......
?UltraSoC?日前推出了一種全新的USB解決方案，它支持系統(tǒng)級(jí)芯片（SoC）和系統(tǒng)開發(fā)團(tuán)隊(duì)，即使是在已經(jīng)部署于現(xiàn)場(chǎng)的系統(tǒng)中，仍能夠以高達(dá)10Gbps的速率在系統(tǒng)層面上實(shí)現(xiàn)功能強(qiáng)大的分析、優(yōu)化和調(diào)試。UltraSoC......
國(guó)際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)（SEMI）今日公布2020年第二季更新版「全球晶圓廠預(yù)測(cè)報(bào)告」（World Fab Forecast），2021年將是全球晶圓廠標(biāo)志性的一年，設(shè)備支出增長(zhǎng)率可望來(lái)到24%，達(dá)到677億美元的歷史新高，......
由于世界前兩大的半導(dǎo)體廠都相繼宣布投入GAA的懷抱，因此更讓人篤定，也許3納米將會(huì)是GAA的時(shí)代了，因?yàn)橹?納米制程，F(xiàn)inFET晶體管就可能面臨瓶頸，必須被迫進(jìn)入下個(gè)世代。 ......
Mentor, a Siemens business 近日宣布，旗下系列IC設(shè)計(jì)工具獲得了臺(tái)積電(TSMC)業(yè)界領(lǐng)先的 N5 和 N6 制程技術(shù)認(rèn)證。此外，Mentor 與 TSMC 的合作現(xiàn)已擴(kuò)展到先進(jìn)封裝技術(shù)領(lǐng)域， ......
近日，業(yè)界領(lǐng)先的RISC-V 處理器、平臺(tái)及解決方案提供商：上海賽昉科技有限公司正式發(fā)布最新CPU內(nèi)核商業(yè)計(jì)劃，并同時(shí)推出S2自主內(nèi)核架構(gòu)及CPU在線生成平臺(tái)。該CPU內(nèi)核商業(yè)計(jì)劃稱之為“滿天芯”計(jì)劃——在國(guó)內(nèi)注冊(cè)成立的......
Imaginationg 近日宣布，公司開始支持?Google的Android圖形處理器（GPU）檢查器工具（Android GPU Inspector）?，以幫助開發(fā)人員使用這款工具在帶有Android系統(tǒng)的設(shè)備上對(duì)圖......
摘?要：本文介紹了一種數(shù)字后臺(tái)校正方法，針對(duì)在小工藝尺寸下，電容匹配精度不高，從而影響ADC性能的問(wèn)題，提出了一種適用于逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）的數(shù)字后臺(tái)校正方法。在MATLAB仿真環(huán)境中，給出了該方法的仿......
43.2%在閱讀
23.2%在互動(dòng)
