Synopsys宣布應(yīng)用其擴(kuò)展的業(yè)界領(lǐng)先的VMM方法，幫助產(chǎn)品開發(fā)團(tuán)隊(duì)更有效地定義、測量并實(shí)現(xiàn)他們的驗(yàn)證目標(biāo)。新一代VMM解決方案可通過三個新的部分實(shí)現(xiàn)更高的驗(yàn)證生產(chǎn)效率，即VMM Planner、VMM Applications和VMM Automation。VMM Planner有助于經(jīng)理們系統(tǒng)地計(jì)劃和跟蹤驗(yàn)證進(jìn)展，提高驗(yàn)證的可視性和可預(yù)測性；VMM Applications有助于架構(gòu)師迅速構(gòu)建有效的驗(yàn)證環(huán)境，縮短測試工作臺的創(chuàng)建時間；VMM Automation則可改善工程師開發(fā)和應(yīng)用先進(jìn)測試工作臺的生產(chǎn)效率。新一代VMM解決方案是構(gòu)建在流行讀物《SystemVerilog驗(yàn)證方法手冊》中所定義的成熟VMM方法集之上。

　　VMM Planner提升驗(yàn)證可視性和可預(yù)測性

　　驗(yàn)證計(jì)劃和跟蹤經(jīng)常是一個 ad-hoc 過程，它基于電子數(shù)據(jù)表、文件、報(bào)告、日志文件和電子郵件的采集，因此可能出現(xiàn)對驗(yàn)證真實(shí)狀態(tài)不完整或不精確的評估，增加驗(yàn)證收斂中意外延遲的風(fēng)險(xiǎn)。

　　VMM Planner可幫助驗(yàn)證團(tuán)隊(duì)系統(tǒng)地捕捉正在驗(yàn)證設(shè)計(jì)中的一個特征層，同時配合相關(guān)的覆蓋、測試、所有權(quán)和時間  
表數(shù)據(jù)，形成一個可執(zhí)行的驗(yàn)證計(jì)劃，以解決上述問題。VMM Planner可提取和上滾各種驗(yàn)證結(jié)果，如代碼和功能覆蓋、形式和動態(tài)斷言、測試通過/失敗數(shù)據(jù)，成為一個有注釋的計(jì)劃，為準(zhǔn)確、客觀而透明的驗(yàn)證進(jìn)展評估予以分享。

　　VMM Applications加速測試工作臺的創(chuàng)建

　　VMM Applications可提供一系列高水平功能，進(jìn)一步縮短寄存器和存儲器等普通設(shè)計(jì)元件的測試工作臺創(chuàng)建時間。這些新應(yīng)用軟件建立在VMM標(biāo)準(zhǔn)庫的基礎(chǔ)之上，是《SystemVerilog語言驗(yàn)證方法手冊》中定義的一組基本構(gòu)建模塊?；镜腣MM Applications包括：

寄存器抽象層，可通過自動生成測試來迅速而簡便地管理成千上萬芯片配置寄存器的驗(yàn)證。 
硬件抽象層，創(chuàng)建VMM測試工作臺，可以迅速被配置為目標(biāo)仿真或硬件輔助驗(yàn)證平臺。 
可重用環(huán)境構(gòu)成，有助于創(chuàng)建驗(yàn)證子系統(tǒng)，無需進(jìn)行系統(tǒng)級修改即可再度使用 
存儲器分配管理器，可對潛在的存儲緩沖器容量和地址錯誤進(jìn)行測試。
　　賽普拉斯半導(dǎo)體公司(Cypress Semiconductor)驗(yàn)證經(jīng)理Tim Houlihan 表示：“我們已經(jīng)看到采用Synopsys VMM方法集后所獲得的高驗(yàn)證生產(chǎn)效率。我們將 VMM 寄存器抽象層應(yīng)用軟件用在我們的 West Bridge Antioch 芯片上，比傳統(tǒng)的 ad-hoc 寄存器驗(yàn)證方法節(jié)省了兩個月的時間。內(nèi)置的bit-bash測試尤其適用于寄存器設(shè)置改變后所需的再次驗(yàn)證。”

　　EVE USA 公司總經(jīng)理Lauro Rizzati 表示：“VMM 硬件抽象層應(yīng)用軟件提供了一種易于使用的高帶寬方法，可將先進(jìn)的測試工作臺與高性能加速器和仿真器連接在一起。利用EVE ZeBu仿真器和Synopsys VCS 解決方案之間硬件抽象層的交易層接口，我們可以實(shí)現(xiàn)每秒500MB以上的數(shù)據(jù)傳輸率。”

　　VMM Automation提高驗(yàn)證用戶生產(chǎn)效率　

　　VMM Automation可提供多種自動工具和功能，以提高驗(yàn)證用戶的生產(chǎn)效率。VMM SystemC™ 交易層接口在VMM 測試工作臺和SystemC 參考模型之間提供了高性能連接。VMM Compliance Checker可根據(jù)《SystemVerilog語言驗(yàn)證方法手冊》中的規(guī)則和指南分析驗(yàn)證環(huán)境，提供一種簡單的方法來實(shí)現(xiàn)可互操作和可重用的驗(yàn)證組件。