3.3 電路布局和電磁兼容設計

　　(1)合理的電路布局

　　通過詳細地分析、計算各部分電路中的頻率分量分布情況及其電平大小，為設計或采購適當?shù)脑骷峁┝撕侠淼囊罁?jù)。電路布局設計和結構設計同時進行，并充分考慮了電磁兼容性、可靠性、抗振性、散熱、工藝等方面的問題，以使電路設計布局合理，電路和結構達到良好地配合。

　　(2)優(yōu)質電源和良好的電磁兼容設計

　　在本頻綜器中，各有源電路需要低紋波的直流電源以及相關的控制信號。對電源/控制接口進來的電源采取良好的濾波措施(π型)、正電源轉換成負電源，以及對各種控制信號進行適當?shù)霓D換，都是本單元電路的任務。特別值得一提的是，由于系統(tǒng)只提供正電源，而本頻綜器中的微波開關等電路需要-5V電源才能正常工作，所以必須利用+15V轉換出-5V電源。由于采用的正負電壓轉換器中有一個頻率為5kHz左右的振蕩電路，其振蕩信號很容易從其輸入、輸出端(尤其是輸入端)串擾到其它電路，造成各路輸出信號近載頻雜散較大，所以必須在正負電源轉換器的輸入、輸出端增加穩(wěn)壓塊，起到穩(wěn)壓及隔離5kHz串擾信號的作用。

　　另外必須在適當?shù)牡胤皆黾覧MI濾波器以防止各部分之間的信號相互串擾，保證雜波抑制性能。

　　4 研究結果

　　該頻綜器一次性通過了規(guī)定的各種環(huán)境試驗，技術協(xié)議規(guī)定的主要技術指標及測試結果見表1。

　　表1 主要技術指標測試結果

　　其中，LO1在靜態(tài)條件下的相噪測試曲線見圖3，主振信號在靜態(tài)條件下的相噪測試曲線見圖4。可見，由于受體積限制，我們沒有采用較復雜的混頻分頻式鎖相環(huán)，產(chǎn)生的捷變頻二本振信號相噪已經(jīng)很低，經(jīng)上變頻后，由于PDRO的相噪比較好，混頻器等環(huán)節(jié)對相噪的惡化比較小。根據(jù)測試結果來看，各項指標均滿足要求，特別是采取晶振隔振等措施后，在振動條件下三個軸向的相位噪聲僅惡化10dB(@1kHz)左右，比不采取隔振措施要好許多，體現(xiàn)了我們較高的隔振設計水平[2]。頻綜器實物圖見圖5。

　　圖3 靜態(tài)時一本振信號的相噪測試曲線

圖4 靜態(tài)時主振信號的相噪測試曲線

　　圖5 X波段頻率綜合器實物圖

　　5 結束語

　　基于PLL的頻綜器，由于其潛在的出色性能、相對的簡單性和低成本而被普遍使用。本文主要介紹了針對惡劣的環(huán)境條件進行的技術攻關，充分發(fā)揮DAS和PLL的優(yōu)點，獲得了具有高穩(wěn)定、低相噪、低雜散和捷變頻等特性的全相參間接式頻綜器，并且全面達到環(huán)境適應性等方面的要求。