未來

　　對未來的觀點來自于佐治亞州技術學院的一個持續(xù)的研究項目，Paul Hasler是電子工程與計算機科學教授，他對FPAA有十年的研究?，F在的項目包括用大約1000個模擬元件和構成100個計算模擬塊的成千個開關級器件，構建大型的陣列。Hasler稱：“這些芯片的容量可能10倍于現有的商用可編程模擬陣列。對于模擬信號處理性能，我們能夠在一只芯片中，放入相當于1 teraMAC（萬億次乘法/加法指令） 的信號處理能力，功耗為數百毫瓦?！盚asler與他的團隊已用模擬信號處理的隱喻建立了一個完整的設計流，沒有芯片設計的細節(jié)。Hasler說：“我們最大的芯片之一有大約10萬個可編程參數。你不可能手工處理這種等級的復雜性，因此我們對編程采用一種塊級的信號處理隱喻方法?！?BR>
　　即便如此，FPAA的巨大復雜性還是需要一種類似ASIC的設計流。試圖在試驗板上調試一個1000只元件的模擬設計是毫無希望的。因此FPAA流采用了兩級仿真。流程開始于Simulink和計算元件庫，Hasler的團隊為它建立了Spice網表。用戶可以在Simulink上作系統(tǒng)仿真，然后轉而建立一個Spice網表，后者送至一個芯片編譯器，產生等效于FPGA編程的文件。Hasler說：“我們可以編譯大多數合法的Spice網表，但并非所有網表都能得到有效的設計。在Spice級，用戶必須學習如何使用工具來做出最佳使用的硅片。在Simulink級，這種工作主要是在庫中完成?！爆F在，該團隊正在開發(fā)可以提取Spice網表的工具，可提供開關級編程文件中的準確寄生參數，并且可以做布局與源文件之間的比較工作。Hasler補充說：“將反向標注全部返歸Simulink級會有一點復雜?！?BR>
　　這種流程可能就是未來，哪怕是對簡單得多的元件。Cadence公司混合信號仿真營銷總監(jiān)John Pierce如是說：“傳統(tǒng)方案也不會做得更多了，即使對固定功能器件。當把可編程元件集成到系統(tǒng)中，你必須看發(fā)生了什么事，而不只是如何對其編程。”

　　Pierce繼續(xù)說，還有些問題有待解決。直覺上，一個板級仿真的正確起點應是在Matlab或類似工具中。然而，從一個傳輸函數視圖到一個交換陣列不是件簡單的事。甚至在電路仿真級就會出現問題。他說：“Verilog-A或SystemVerilog都不希望你在運行中改變配置寄存器的設定?！钡?，如果你試圖將配置寄存器和模擬開關也模型化，成為器件網表的一部分，那么仿真可能迅速膨脹，尤其是采用開關電容技術時。Pierce說：“在一個系統(tǒng)環(huán)境中仿真可編程模擬器件的技術確實存在。而挑戰(zhàn)在于將它們帶入到我們的Verilog-AMS（模擬/混合信號）領域中?！?/FONT>