1.3 軟件實現

　　因為任務數據結構的改變，源碼中所有涉及到任務數據結構的函數都要進行修改。由于任務調度和時間處理由RTA模塊執(zhí)行，原先執(zhí)行TimeTick的中斷函數要作相應修改，在中斷時，只需讀取RTA中HighestPrio寄存器，然后做上下文切換，運行該優(yōu)先級的任務即可。

　　2 實驗結果

　　本實驗使用的CPU為OR1200，CPU和所有的外設都通過Wishbone總線連接，系統時鐘為25 MHz。在Altera的Cyclone II FPGA平臺上,使用Quartus 8.1工具對RTA進行布局布線,其共占用4 197個邏輯單元LE(Logic Element）。

　　任務響應時間是RTOS性能的一個重要指標，其定義為：從任務中斷產生的時刻起，到恢復任務執(zhí)行之間的時間。試驗中，利用自定義的Timer作為測量標尺，在2個測試點各讀取一次，相減后的數值再乘以此Timer的周期，便得到該段測試時間。圖3是有硬件加速和無硬件加速的任務響應時間的測試結果，單位是系統時鐘周期。

　　從圖中3可以看出，在無硬件支持的RTOS中，隨著任務數的增加，任務響應時間也隨之呈線性增加。其原因是，程序順序執(zhí)行，在無硬件加速的情況下，RTOS內核在每個TimeTick中斷都要對任務的延時域進行順序更新。隨著任務的增加，延時域的處理時間也增長。有硬件加速支持時，任務響應時間縮短，而且與正在運行的任務數量沒有關系。這是因為所有任務的延時域都同時更新，在一個時鐘周期內即可全部完成。所以使用RTA模塊后，降低了系統本身占用CPU的時間，提高了系統的可預測性?？梢姡谔砑覴TA模塊后RTOS的性能得到了提高。

　　本文將μC/OS-II系統中調用頻繁的任務調度和時間管理采用硬件實現，達到了降低系統負載、穩(wěn)定任務響應時間、提高系統可預測性的目的。實驗結果表明，使用本硬件，任務中斷響應時間可降低85.8%。

　　參考文獻

　　[1] KUACHAROEN P, SHALAN M, MOONEY V. A configurable hardware scheduler for real-time systems[C]. In International Conference on Engineering os Reconfigurables Systems and Algorithms, 2003.

　　[2] NORDSTROM S, LINDH L, JOHANSS L, et al. Application apecific real-time microkernel in hardware.Real Time Conference[C]. 14th IEEE-NPSS Volume, 2005.

　　[3] LAMPRET D, MLINAR M, WIEGELMANN J, et al. OpenRISC 1000 architecture manual[EB].http://www.opencores.org. 2006.

　　[4] LABROSSE J J著. 嵌入式實時操作系統?滋C/OS-II（第2版）[M]. 邵貝貝，譯.北京：北京航空航天大學出版社, 2003:7-12.

　　[5] 倪繼利，陳曦，李揮. CPU源代碼分析與芯片設計及Linux移植[M]. 北京：電子工業(yè)出版社,2007：42-64.