熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于VHDL語言的99小時定時器設(shè)計(jì)及實(shí)現(xiàn)

基于VHDL語言的99小時定時器設(shè)計(jì)及實(shí)現(xiàn)

作者: 時間:2010-07-17 來源:網(wǎng)絡(luò) 收藏

  3 主要模塊軟件程序

  圖3所示是該的軟件系統(tǒng)構(gòu)成。本軟件包括控制/定時模塊和顯示模塊兩大部分。

  3.1 控制/定時模塊

  AAA控制/定時模塊是該的核心部分,該模塊的程序流程圖如圖4所示。

  當(dāng)START為高電平時,該將進(jìn)入倒計(jì)時階段。當(dāng)CLK脈沖上升沿到來時,計(jì)數(shù)以秒的速度減1,直到計(jì)時結(jié)束,使ALM位為高電平為止。CLR為復(fù)位端,可用來清零,通常采用異步復(fù)位方式。SETW用于選位,高電平有效。SET用于對選定的位進(jìn)行置數(shù),也是高電平有效。ALM輸出端將在定時結(jié)束時產(chǎn)生高電平。Q0~Q5為四位BCD碼輸出端口,主要用于顯示。



關(guān)鍵詞: FPGA VHDL 定時器 EP1C6Q240C8

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉