POLYN Technology 已完成其第一款產(chǎn)品芯片的流片，該芯片具有基于語音活動檢測神經(jīng)網(wǎng)絡(luò)模型的模擬神經(jīng)形態(tài)內(nèi)核。

該芯片將用于鑒定 NASP（神經(jīng)形態(tài)模擬信號處理）平臺技術(shù)和初始客戶產(chǎn)品，同時(shí)展示 NASP 技術(shù)的性能和穩(wěn)健性。

“這是 NASP 芯片開發(fā)的一個(gè)重要里程碑，朝著我們將節(jié)能神經(jīng)形態(tài)解決方案推向市場的使命邁進(jìn)，”POLYN 首席執(zhí)行官 Aleksandr Timofeev 說?！拔覀兊?NASP 技術(shù)平臺是獨(dú)一無二的，它的實(shí)施需要重要的工程獨(dú)創(chuàng)性，并受到眾多專利的保護(hù)?！?/p>

POLYN 使用標(biāo)準(zhǔn) Cadence 工具設(shè)計(jì)并實(shí)施了復(fù)雜的神經(jīng)網(wǎng)絡(luò)編譯器和定制的 EDA 流程，將經(jīng)過訓(xùn)練的數(shù)字神經(jīng)網(wǎng)絡(luò)模型轉(zhuǎn)換為數(shù)學(xué)上相等的模擬神經(jīng)形態(tài)內(nèi)核。此流程有效地生成一個(gè)內(nèi)聚神經(jīng)網(wǎng)絡(luò)布局，該布局由數(shù)千個(gè)神經(jīng)元和具有電阻權(quán)重的連接組成。該流程可用于任何半導(dǎo)體代工廠。

POLYN 將用于定制模擬設(shè)計(jì)的 Cadence Virtuoso 和用于數(shù)字布局布線、時(shí)鐘樹綜合和時(shí)序收斂的 Innovus Implementation System 與其專有的 NASP 平臺無縫集成。這使工程團(tuán)隊(duì)能夠簡化芯片開發(fā)流程并滿足緊迫的上市時(shí)間目標(biāo)。

由 POLYN 開發(fā)的 NASP 技術(shù)處于邊緣和傳感器信號 AI 處理的最前沿，以獨(dú)特的方式為各種物聯(lián)網(wǎng)設(shè)備提供無云的片上 AI，同時(shí)確保隱私和可持續(xù)性。POLYN 神經(jīng)形態(tài)架構(gòu)以真正的并行異步模式處理輸入信號，提供前所未有的低延遲和低功耗。計(jì)算不需要 CPU 使用率或內(nèi)存訪問。該技術(shù)有助于在實(shí)時(shí) IoT 應(yīng)用中無縫部署邊緣 AI 計(jì)算，包括汽車、消費(fèi)電子、工業(yè) IoT、機(jī)器對人界面、可穿戴設(shè)備等。