熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 單片機IO口的上下拉電阻問題總結

單片機IO口的上下拉電阻問題總結

作者: 時間:2016-11-28 來源:網(wǎng)絡 收藏
上下拉電阻的問題,必須與IO口具體的內部結構相結合,才能分析清楚。
以下分析傳統(tǒng)51單片機和AVR單片機的IO口。

51單片機
以下只分析P0和P1,其他類同。
1.P0位結構圖如下:

當P0作為通用IO口使用時,上面的場效應管會截止,可以理解成上邊的電路斷路,剩下電路僅為一開漏極電路。

輸入時:引腳上的信號直接通過讀引腳的緩沖器被讀入;
輸出時:由于上邊的電路近似斷路,剩下的電路為開漏極,所以需要加上上拉電阻才能輸出高電平;

2.P1位結構圖如下:

輸入時:由于已帶上拉電阻,所以需先將場效應管截止,即置1,才能正確讀入;
輸出時:由于已帶上拉電阻,所以無需再加上拉電阻;
注:有時自帶的上拉的電阻為弱上拉電阻(阻值很大,使得IO口的驅動電流不夠),所以可以再外接強上拉電阻。

AVR單片機
IO口等效原理圖如下:

輸入時:直接讀入;
輸出時:可自行配置是否使用內部上下拉電阻;

總結
1.輸入時,與上拉電阻關系不大;輸出時,要根據(jù)需要選擇使用自帶或外部的上拉電阻。下圖可幫助理解:



2.輸出時,要考慮到輸出高低電平時,IO口自身的拉出電流和灌入電流的大小限制,是否滿足驅動外電路。
3.以上分析僅為幫助理解。


評論


技術專區(qū)

關閉