熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 鎖相時鐘可抑制串模干擾

鎖相時鐘可抑制串模干擾

作者: 時間:2012-03-05 來源:網(wǎng)絡 收藏

目前廣泛使用的3 1/2~5 1/2位數(shù)字電壓表(DVM),大多選用雙積分式或多重積分式單片A/D轉換器。其優(yōu)點是電路簡單,抗能力強,成本較低。只要設計的時鐘頻率F0恰好等于50HZ的整倍數(shù),電網(wǎng)就被完全抑制掉了。然而電網(wǎng)頻率實際上并不穩(wěn)定,

本文引用地址:http://www.bjwjmy.cn/article/194382.htm

鎖相時鐘電路  www.elecfans.com

鐘頻率,還可配MAX133/MAX134、HI7159型4 3/4~5 1/2位單片A/D轉換器使智能數(shù)字電壓表的電磁兼容性得到改善。



評論


技術專區(qū)

關閉