基于DMA的大批量數(shù)據(jù)快速傳輸模塊設(shè)計(jì)
加入技術(shù)交流群
對(duì)于與NiosⅡ處理器交互的Avalon—MM從端口，從NiosⅡ處理器的角度看，這個(gè)端口是一些寄存器的映射，即NiosⅡ?qū)υ撃K的操作，是通過(guò)對(duì)模塊內(nèi)部的寄存器的操作完成的。根據(jù)功能需隸，DMA讀控制模塊中設(shè)計(jì)了3個(gè)寄存器，即狀態(tài)寄存器status，控制字寄存器control和FIFO中已有數(shù)據(jù)個(gè)數(shù)寄存器usedw。
DMA讀控制模塊的中斷請(qǐng)求應(yīng)當(dāng)在兩種情況下產(chǎn)生：一是此模塊的數(shù)據(jù)源端將FIFO寫滿且外設(shè)中斷使能有效；二是此模塊的數(shù)據(jù)源端置數(shù)據(jù)包結(jié)束標(biāo)志且外設(shè)中斷使能有效。
對(duì)于DMA從端口，使用的是帶流控制信號(hào)的Avalon總線，DMA使用流控制信號(hào)中的dataavailable以及endofpacket兩個(gè)總線信號(hào)。其中dataavailable表示外設(shè)是否準(zhǔn)備好讀操作，即FIFO是否非空；對(duì)于endofpacket信號(hào)，設(shè)計(jì)中使用這個(gè)信號(hào)來(lái)表示模塊中數(shù)據(jù)包的結(jié)束，endofpacket信號(hào)與最后一個(gè)數(shù)據(jù)同時(shí)出現(xiàn)并持續(xù)1個(gè)時(shí)鐘周期，DMA檢測(cè)到endofpacket信號(hào)有效后將停止DMA傳輸。對(duì)于管道端口，這是最新的Avalon總線規(guī)范定義的接口形式，主要用于外設(shè)和外部邏輯進(jìn)行交互。本文引用地址：http://www.bjwjmy.cn/article/192791.htm
DMA讀控制模塊作為一個(gè)用戶自定義外設(shè)，在將其添加到SOPC Builder外設(shè)庫(kù)后，就可以在SOPCBuilder中調(diào)用此外設(shè)，圖3表示了SOPC Builder中該外設(shè)與DMA的連接，圖中fifo_control_0即為DMA讀控制模塊，可以看出，這個(gè)外設(shè)包含了兩個(gè)Avalon—MM端口，其中一個(gè)連接至DMA控制器模塊dma_0，而且SOPC Builder為這個(gè)外設(shè)分配了基地址和中斷優(yōu)先級(jí)。
4 測(cè)試驗(yàn)證
DMA讀控制模塊測(cè)試時(shí)，F(xiàn)PGA內(nèi)部產(chǎn)生數(shù)據(jù)源并通過(guò)外設(shè)管道接口把數(shù)據(jù)寫入FIFO，外設(shè)中斷時(shí)，DMA讀取外設(shè)中的數(shù)據(jù)。測(cè)試時(shí)使用QuartusⅡ自帶的SignalTapⅡ嵌入式邏輯分析儀進(jìn)行測(cè)試，觀察相應(yīng)信號(hào)的波形。本測(cè)試的觸發(fā)條件為signaltap_read上升沿觸發(fā)，F(xiàn)IFO深度為1 024，F(xiàn)IFO數(shù)據(jù)寬度為16位，數(shù)據(jù)源為2～513共512個(gè)計(jì)數(shù)值，在Nios II的軟件中讀取600個(gè)數(shù)據(jù)，測(cè)試結(jié)果如圖4所示。
圖4對(duì)應(yīng)3幅圖像，圖4(a)表示DMA讀取外設(shè)的測(cè)試數(shù)據(jù)的全局視圖，后面兩幅為局部放大結(jié)果，其中圖4(b)是測(cè)試數(shù)據(jù)的開(kāi)始段，圖4(c)是測(cè)試數(shù)據(jù)的結(jié)束段。如圖4(b)所示，在第一個(gè)時(shí)鐘周期，DMA的讀信號(hào)有效，在之后的第二個(gè)時(shí)鐘周期，F(xiàn)IFO的數(shù)據(jù)總線出現(xiàn)數(shù)據(jù)2，之后是3，4，…，從圖4(c)可以看出，最后一個(gè)數(shù)據(jù)是513，且DMA讀取外設(shè)512個(gè)數(shù)據(jù)，只花費(fèi)了約776個(gè)時(shí)鐘周期，這充分顯示了DMA高速的數(shù)據(jù)傳輸能力。
評(píng)論