2.2 Avalon總線接入邏輯

Avalon總線接入邏輯實(shí)現(xiàn)總線中斷時序和總線讀時序，將紅外解碼邏輯輸出的解碼結(jié)束信號以中斷的方式發(fā)送到Avalon總線上，供Avalon總線上的主設(shè)備響應(yīng)中斷，讀取幀解碼結(jié)果。中斷邏輯和總線讀邏輯的Verilog描述見圖8。

3 紅外解碼IP核的測試與小結(jié)

完成紅外解碼IP核的設(shè)計后，可應(yīng)用SoPC Builder提供的元件編輯器(Component Editor)將IP核封裝成基于Avalon總線中的AvaIon-MM設(shè)備，使用該IP核，在使用過程中要注意信號類型的映射關(guān)系、接口和時序等選項的配置。

在DE2平臺上，使用該IP核完成的作品《基于NIOS Ⅱ多核技術(shù)的魔方智能求解系統(tǒng)》參加了2011 Altera亞洲創(chuàng)新設(shè)計大賽獲二等獎。該系統(tǒng)中與紅外解碼IP核相關(guān)的信號時序見圖9。

4 結(jié)語

反復(fù)測試和實(shí)際使用結(jié)果表明，紅外解碼IP核能實(shí)現(xiàn)快速、穩(wěn)定、正確的紅外解碼功能，達(dá)到預(yù)期設(shè)計目標(biāo)。