從式(21)可看出，如果適當(dāng)調(diào)節(jié)晶體管的寬長比W／L，使得зVgs／зT=0，即：

便可以得到一個高精度、與溫度無關(guān)的Vgs,即Vref=Vgs=Vds。此思想設(shè)計的具體實現(xiàn)電路如圖5所示。

對圖5進(jìn)行分析，NMOS晶體管M1和M2通過Vgs1和Vgs2產(chǎn)生漏電流Id1,再通過電流源M3和M7，使得它流入二極管連接的NMOS晶體管 M12,產(chǎn)生一個基準(zhǔn)電壓源Vref。在圖5中，M3～M7五個晶體管尺寸相同，M1和M2晶體管的寬長比比例為1：m。式(21)中的W／L為圖5中二極管連接M12管的寬長比。

3 仿真結(jié)果
對圖3PTAT產(chǎn)生電路進(jìn)行仿真，可以得到圖6仿真結(jié)果。

從圖6仿真結(jié)果可以看出，流過M1管的漏電流與絕對溫度成正比，αI／αT△0．6。
對圖5基準(zhǔn)電壓源電路進(jìn)行仿真，可得如圖7所示結(jié)果。通過對圖7分析可知，在25℃時，基準(zhǔn)電壓源的電壓約為1．094．04 V，在整個溫度范圍(-40～80℃)內(nèi)，其溫度漂移系數(shù)為6．12 ppm／℃，滿足高精度基準(zhǔn)電壓源的設(shè)計要求。

4 結(jié) 語
在此，基于SMIC 0．18μm CMOS工藝，采用一階溫度補償作為基準(zhǔn)電壓補償，提出一種新穎的PTAT電流產(chǎn)生電路結(jié)構(gòu)，以對二極管連接的NMOS晶體管的閾值電壓進(jìn)行補償，得到一個高精度基準(zhǔn)電壓源。該電路占用芯片面積小，精度高，可移植性強，非常適用于當(dāng)今高精度的A／D，D／A和高精度運放偏置電路。此電路已成功應(yīng)用于某款高速DAC芯片中。