圖4 MOSFET漏-源電壓

　　準諧振或谷值開關的優(yōu)勢

　　在反激式電源設計中采用準諧振或谷值開關方案有著若干優(yōu)勢。

　　降低導通損耗

　　這種設計為設計人員提供了較低的導通損耗。由于FET轉換具有最小的漏源電壓，在某些情況下甚至為零，故可以減小甚至消除導通電流尖峰。這減輕了MOSFET的壓力以及電源的EMI。

　　降低關斷損耗

　　準諧振也意味著更小的關斷損耗。由于規(guī)定FET會在谷值處進行轉換，在某些情況下，可能會增加額外的漏源電容，以減低漏源電壓的上升速度。較慢的漏源電壓上升時間會減少FET關斷時漏級電流和漏源電壓之間的電壓/電流交迭，使到MOSFET的功耗更少，從而降低其溫度及增強其可靠性。

　　減少EMI

　　導通電流尖峰的減小或消除以及較慢的漏源電壓上升速度都會減少EMI。一般而言，這就允許減少EMI濾波器的使用數(shù)量，從而降低電源成本。

　　結語

　　利用準諧振技術可以協(xié)助設計人員實現(xiàn)這些目標。準諧振或谷底開關能減輕MOSFET的壓力，從而提高其可靠性。利用準諧振技術，由于波形的諧波含量降低，電源的EMI因此得以減少。