M4K塊移位寄存器數(shù)據(jù)讀進方式的邏輯分析儀設計
加入技術(shù)交流群
4 VGA顯示界面的設計
VGA界面設計主要完成對結(jié)果的顯示?？梢詫y試對象的數(shù)目、采樣模式、觸發(fā)信號的模式、采樣頻率進行控制，并且將結(jié)果顯示成為波形圖以便使用者進行觀察。在設計中需要的字符是通過取模軟件PCtoLCD2002，把定義的字模數(shù)據(jù)存儲在FPGA的M4K塊生成的ROM里，顯示的時候從ROM讀數(shù)據(jù)進行顯示。
5 FPGA仿真及調(diào)試
實時數(shù)據(jù)采集分析數(shù)據(jù)量大，時序復雜，以10 kHz～100 MHz的采樣頻率進行數(shù)據(jù)傳輸時，使用QuartusⅡ自帶的仿真工具生成的激勵，花費的時間長，而且與實際處理結(jié)果有一定的偏差，無法有效的驗證整體模塊的功能，同時也贍以對其進行實時模擬。本文在使用QuartusⅡ自帶仿真工具的基礎上，將綜合后得到的結(jié)果導入Modesim 6．0中，編寫Testbench提供仿真激勵對邏輯分析儀的頂層模塊進行仿真。通過比較整體功能進行驗證。圖6為邏輯分析儀頂層模塊仿真波形。本文引用地址：http://www.bjwjmy.cn/article/161310.htm
由圖6看出，3種采樣模式分別為001，010，100。001采樣模式被觸發(fā)后顯示后64個采樣數(shù)據(jù)；010采樣模式觸發(fā)后顯示前32個采樣數(shù)據(jù)和后32個采樣數(shù)據(jù)；100采樣模式觸發(fā)后顯示前64個采樣數(shù)據(jù)。清除采樣信號低有效，開始一個新的采樣觸發(fā)。經(jīng)過調(diào)試，該邏輯分析儀采樣頻率為100 MHz。在輸入采樣信號的情況下，能夠得到比較不錯的波形。圖7是在該采樣頻率下觀察到的波形。
6 結(jié)語
結(jié)果表明，該邏輯分析儀以每8個像素為單元作為一個采樣數(shù)據(jù)的顯示長度，最多16路信號捕獲輸入通道，1路信號觸發(fā)通道，3種信號采樣模式，數(shù)據(jù)的分析范圍和質(zhì)量得到提高，可方便科研、教學使用。
評論