zynq ultrascale+ 文章 最新資訊
基于AD9361的簡易頻譜分析儀設計與實現(xiàn)

- 頻譜分析儀是用來檢測電信號頻譜特征的儀器,在通信、雷達以及電子產品研發(fā)等領域有著廣泛的應用。本文設計了基于ZYNQ系列SoC(System on chip)和AD9361實現(xiàn)的簡易頻譜分析儀,頻譜數據可以通過串口發(fā)送給上位機,并在上位機中通過MATLAB進行數據處理和分析。相比普通頻譜分析儀,該簡易頻譜分析儀使用便捷,體積小,且十分便于功能擴展。經測試,該頻譜分析儀帶寬為40MHz,其通帶范圍為LO(Local Oscillator )-20MHz到LO+20MHz,該頻譜分析儀可以較為準確地分析信號功率
- 關鍵字: 頻譜分析儀 AD9361 ZYNQ SOC 201609
Xilinx擴大16nm UltraScale+ 產品路線圖為數據中心新增加速強化技術
- 全可編程技術和器件的全球領先企業(yè)賽靈思公司 (Xilinx, Inc.)今天宣布擴展其16nm UltraScale+™ 產品路線圖,面向數據中心新增加速強化技術。其成品將可以提供賽靈思業(yè)界領先的16nmFinFET+ FPGA與集成式高帶寬存儲器 (HBA) 的強大組合優(yōu)勢,并支持最近剛剛宣布推出的加速緩存一致性互聯(lián) (CCIX) 技術。CCIX由7家業(yè)界龍頭企業(yè)聯(lián)合推出,旨在實現(xiàn)與多處理器架構協(xié)同使用的加速架構。增強型加速技術將支持高效的異構計算,致力于滿足數據中心工作負載最苛刻的要求
- 關鍵字: Xilinx UltraScale+
針對非對稱多處理系統(tǒng)實現(xiàn)更簡單的軟件開發(fā)

- 作者:Mentor Graphics 公司工程師Arvind Raghuraman arvind_raghuraman@mentor.com Mentor 嵌入式多核框架能消除異構硬件和軟件環(huán)境的管理復雜性,從而簡化SoC系統(tǒng)設計 異構多處理對于當今的嵌入式應用來說正變得越來越重要。片上系統(tǒng) (SoC) 架構,例如賽靈思的 Zynq UltraScale+ MPSoC 提供包含四個 AR
- 關鍵字: UltraScale MPSoC
采用C/C++、OpenCL編程中的下個邏輯步驟

- 自從賽靈思在上世紀 80 年代初期開發(fā)和推出世界首款 FPGA后,這些用途豐富的可編程邏輯器件就成為硬件工程師的 MacGyver 萬能工具。 賽靈思最近發(fā)布了 SDxTM 系列開發(fā)環(huán)境(即 SDAccelTM、SDSoCTM 和 SDNetTM), 使軟件開發(fā)人員和系統(tǒng)工程師(非 FPGA 設計人員)能夠利用賽靈思器件輕松創(chuàng)建自己的定制化軟件定義硬件,從而助力更多創(chuàng)意頭腦實現(xiàn)非凡的創(chuàng)新技術。介紹這些新型環(huán)境以及賽靈思及其 聯(lián)盟成員提供的其他軟件開發(fā)資源之 前,我們先來思量一下處理架構的演變 及其對軟件開
- 關鍵字: xilinx zynq poencl SDAccelTM
如何將RTOS添加到您的Zynq SoC設計中

- 1 什么是實時操作系統(tǒng)? 實時操作系統(tǒng)是確定的,意思是指系統(tǒng)需要在明確的截止時間內做出響應。這種確定性很重要,其原因有多種,例如,如果最終應用正在監(jiān)控工業(yè)流程,那么必須在特定時段內對事件做出響應,工業(yè)控制系統(tǒng)就屬于這類情況。 可根據滿足截止時間的能力對RTOS進一步分類為三種不同類型的RTOS,每種類型都以不同方式滿足截止時間。在hard RTOS中,錯過截止時間被視為系統(tǒng)錯誤。而對于firm RTOS就不是這樣,偶爾錯過截止時間是可以接受的。在soft RTOS中,錯過一次截止時間會減少
- 關鍵字: RTOS SDK 信號量 Zynq μC/OS-III
安富利借助新點播視頻擴大X-fest技術培訓覆蓋面
- 2014年9月至2015年1月期間,6,000多名來自全球各地的工程師(其中4,000名來自亞洲)參加了安富利在全球37個城市舉辦的X-fest 系列技術研討會,聽取了有關采用 Xilinx® 7系列、Zynq®-7000 All Programmable SoC 和 UltraScale™系列器件進行設計的專家指導。 安富利公司 (Avnet, Inc.) 旗下營運機構安富利電子元件亞洲 (Avnet Electronics Marketing Asia) 今天起還
- 關鍵字: Xilinx UltraScale
Xilinx將推出16nm的FPGA和SoC,融合存儲器、3D-on-3D和多處理SoC技術

- 賽靈思公司 (Xilinx+)日前宣布,其16nm UltraScale+? 系列FPGA、3D IC和MPSoC憑借新型存儲器、3D-on-3D和多處理SoC(MPSoC)技術,再次實現(xiàn)了領先的價值優(yōu)勢。此外,為實現(xiàn)更高的性能和集成度,UltraScale+系列還采用了全新的互聯(lián)優(yōu)化技術——SmartConnect。這些新的器件進一步擴展了賽靈思的UltraScale產品系列 (現(xiàn)從20nm 跨越至 16nm FPGA、SoC 和3D IC器件),同時利用臺積電公
- 關鍵字: 賽靈思 FPGA SoC UltraScale 201503
zynq ultrascale+介紹
您好,目前還沒有人創(chuàng)建詞條zynq ultrascale+!
歡迎您創(chuàng)建該詞條,闡述對zynq ultrascale+的理解,并與今后在此搜索zynq ultrascale+的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對zynq ultrascale+的理解,并與今后在此搜索zynq ultrascale+的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
