xilinx zynq 文章進(jìn)入xilinx zynq技術(shù)社區(qū)

7 50T 入門級(jí)FPGA評(píng)估套件上手評(píng)測(cè)

7 50T 入門級(jí)FPGA評(píng)估套件上手評(píng)測(cè)-FPGA即現(xiàn)場(chǎng)可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展，F(xiàn)PGA的門檻（學(xué)習(xí)成本和價(jià)格成本）也越來越低，目前已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。
關(guān)鍵字： FPGA 可編程邏輯 Xilinx

參考時(shí)鐘對(duì)SERDES性能的影響

參考時(shí)鐘對(duì)SERDES性能的影響-我們知道，SERDES對(duì)參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會(huì)根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出對(duì)參考時(shí)鐘的相位噪聲的具體要求。
關(guān)鍵字： SERDES 參考時(shí)鐘 XILINX

詳細(xì)解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)

詳細(xì)解讀Zynq的三種啟動(dòng)方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動(dòng)文件的生成和注意事項(xiàng)，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調(diào)試中最常用的方式，在SDK中在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口首次打開左邊窗口中Xilinx C/C++ application(GDB)下沒有子項(xiàng)，這時(shí)雙擊Xilinx C/C++ application(GD
關(guān)鍵字： Xilinx RAM

FPGA的過去，現(xiàn)在和未來

FPGA的過去，現(xiàn)在和未來-自Xilinx在1984年創(chuàng)造出FPGA以來，這種可編程邏輯器件憑借性能、上市時(shí)間、成本、穩(wěn)定性和長期維護(hù)方面的優(yōu)勢(shì)，在通信、醫(yī)療、工控和安防等領(lǐng)域占有一席之地，在過去幾年也有極高的增長率。而進(jìn)入了最近兩年，由于云計(jì)算、高性能計(jì)算和人工智能的繁榮，擁有先天優(yōu)勢(shì)的FPGA的關(guān)注度更是到達(dá)了前所未有的高度。本文從基礎(chǔ)出發(fā)談及FPGA的過去、現(xiàn)在與未來。
關(guān)鍵字： fpga xilinx 英特爾

面向Zynq IIoT應(yīng)用電源解決方案參考設(shè)計(jì)

面向Zynq IIoT應(yīng)用電源解決方案參考設(shè)計(jì)-Xilinx Zynq-7000全可編程SoC器件自從面向市場(chǎng)以來受到了很大歡迎，被應(yīng)用到很多系統(tǒng)設(shè)計(jì)當(dāng)中，是針對(duì)各類系統(tǒng)設(shè)計(jì)問題的最智能化解決方案，無與倫比的集成、高性能和低功耗等優(yōu)勢(shì)。
關(guān)鍵字： Zynq IIoT 電源

System generator如何與MATLAB進(jìn)行匹配？

System generator如何與MATLAB進(jìn)行匹配？-system generator是xilinx公司的系統(tǒng)級(jí)建模工具，它是擴(kuò)展mathworks公司的MATLAB下面的simulink平臺(tái)，添加了XILINX FPGA專用的一些模塊。加速簡化了FPGA的DSP系統(tǒng)級(jí)硬件設(shè)計(jì)。
關(guān)鍵字： xilinx 賽靈思 MATLAB

ZYNQ器件的啟動(dòng)配置方法

ZYNQ器件的啟動(dòng)配置方法-無任是用CPU作為系統(tǒng)的主要器件，還是用FPGA作為系統(tǒng)的主要器件，系統(tǒng)設(shè)計(jì)中首先要考慮到的問題就是處理器的啟動(dòng)加載問題。
關(guān)鍵字： FPGA XILINX 賽靈思

Board從入門到精通（五）：軟硬件協(xié)同設(shè)計(jì)

Board從入門到精通（五）：軟硬件協(xié)同設(shè)計(jì)-Zynq最大的優(yōu)勢(shì)在于，同時(shí)具備軟件、硬件、IO可編程，即All Programmable。在設(shè)計(jì)Zynq過程中，同樣要建立一種意識(shí)，就是從原來單純的軟件思維（或單純的硬件思維）中解脫，轉(zhuǎn)向軟硬件協(xié)同設(shè)計(jì)的開發(fā)方法。
關(guān)鍵字： Board Zynq FPGA

創(chuàng)建ZYNQ處理器設(shè)計(jì)和Logic Analyzer的使用

創(chuàng)建ZYNQ處理器設(shè)計(jì)和Logic Analyzer的使用-我們的目的是創(chuàng)建一個(gè)Zynq Soc處理器設(shè)計(jì)，并用Logic Analyzer來調(diào)試我們感興趣的信號(hào)。
關(guān)鍵字： ZYNQ LogicAnalyzer Vivado

關(guān)于高阻態(tài)和OOC（out of context）綜合方式

關(guān)于高阻態(tài)和OOC（out of context）綜合方式-Xilinx Vivado工具支持僅將系統(tǒng)設(shè)計(jì)的一部分進(jìn)行綜合，即OOC（out of context）綜合方式。OOC綜合方式的流程就是將設(shè)計(jì)的某個(gè)模塊單獨(dú)完成綜合操作，這會(huì)帶來如下可能性
關(guān)鍵字：高阻態(tài) OOC Xilinx

Xilinx RFSoC開始發(fā)貨，5G與Remote-PHY等應(yīng)用將全面加速

　　RFSoC正式發(fā)貨　　2017年10月9日，All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx)宣布其 Zynq UltraScale+ RFSoC 系列開始發(fā)貨，該系列通過一個(gè)突破性的架構(gòu)將 RF 信號(hào)鏈集成在一個(gè)單芯片SoC 中，從而為 5G 無線、有線 Remote-PHY 及其它應(yīng)用的加速實(shí)現(xiàn)提供了可能?！　?shí)際上，今年2月Xilinx已經(jīng)預(yù)發(fā)布
關(guān)鍵字： Xilinx RFSoC

Xilinx宣布集成RF信號(hào)鏈的Zynq UltraScale+ RFSoC系列開始發(fā)貨，全面加速5G無線、有線Remote-PHY及其它應(yīng)用

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天宣布其Zynq UltraScale+ RFSoC系列開始發(fā)貨，該系列是通過一個(gè)突破性的架構(gòu)將RF信號(hào)鏈集成在一個(gè)單芯片SoC中，致力于加速5G無線、有線Remote-PHY及其它應(yīng)用的實(shí)現(xiàn)?；?6nm UltraScale+ MPSoC架構(gòu)的All Programmable RFSoC在單芯片上
關(guān)鍵字： Xilinx 5G

Xilinx、Arm、Cadence和臺(tái)積公司共同宣布全球首款采用7納米工藝的CCIX測(cè)試芯片

　　賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。　　關(guān)于CCIX　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無縫移動(dòng)
關(guān)鍵字： Xilinx Arm

Xilinx、ARM、Cadence和臺(tái)積電構(gòu)建全球首款7納米CCIX測(cè)試芯片

　　賽靈思、Arm、Cadence和臺(tái)積公司今日宣布一項(xiàng)合作，將共同構(gòu)建首款基于臺(tái)積7納米FinFET工藝的支持芯片間緩存一致性(CCIX)的加速器測(cè)試芯片，并計(jì)劃在2018年交付。這一測(cè)試芯片旨在從硅芯片層面證明CCIX能夠支持多核高性能Arm CPU和FPGA加速器實(shí)現(xiàn)一致性互聯(lián)。　　出于功耗及空間方面的考慮，在數(shù)據(jù)中心內(nèi)對(duì)應(yīng)用進(jìn)行加速的需求日益增長，諸如大數(shù)據(jù)分析、搜索、機(jī)器學(xué)習(xí)、4G/5G無線、內(nèi)存內(nèi)數(shù)據(jù)處理、視頻分析及網(wǎng)絡(luò)處理等應(yīng)用，都已受益于可在多個(gè)系統(tǒng)部件中無縫移動(dòng)數(shù)據(jù)的加速器引擎。CC
關(guān)鍵字： Xilinx 臺(tái)積電

第二屆全國大學(xué)生智能互聯(lián)創(chuàng)新大賽在重郵落幕

近日，由教育部高等學(xué)校電子信息類專業(yè)教學(xué)指導(dǎo)委員會(huì)和中國電子學(xué)會(huì)聯(lián)合主辦，arm、Xilinx、ST、ADI、Google等公司協(xié)辦的 2017年第二屆“全國大學(xué)生智能互聯(lián)創(chuàng)新大賽”在重慶郵電大學(xué)舉行了全國總決賽，最終在四個(gè)組別的激烈角逐中十六支隊(duì)伍獲得了一等獎(jiǎng)，三支隊(duì)伍贏得了企業(yè)特別獎(jiǎng)。第二屆全國大學(xué)生智能互聯(lián)創(chuàng)新大賽從2017年1月份啟動(dòng)，歷時(shí)8個(gè)月，共吸引了560余支隊(duì)伍參賽。從參數(shù)的隊(duì)伍數(shù)量和學(xué)生人數(shù)上均比去年有顯著提升。本次大賽在吸收前一屆比賽的經(jīng)驗(yàn)基礎(chǔ)上，分成了智能交通、智能醫(yī)療、智能家居、智
關(guān)鍵字： arm Xilinx ST ADI