博客園正式支持Verilog語法著色功能,以前在貼Verilog代碼時，都只能挑C++或者C#的語法著色，但兩者的主題詞畢竟不太一樣，透過dudu的幫助，我將Verilog 2001年的主題詞加上了，現(xiàn)在博客園也能漂亮的顯示Verilog代碼了!!介紹
關(guān)鍵字：
著色 功能 語法 Verilog 正式 支持 博客
ST-BUS總線接口模塊的Verilog HDL設(shè)計,ST-BUS是廣泛應(yīng)用于E1通信設(shè)備內(nèi)部的一種模塊間通信總線。結(jié)合某專用通信系統(tǒng)E1接口轉(zhuǎn)換板的設(shè)計，本文對ST-BUS總線進行了介紹，討論了ST-BUS總線接口收發(fā)模塊的設(shè)計方法，給出了Verilog HDL實現(xiàn)和模塊的時序仿真圖。
關(guān)鍵字：
HDL 設(shè)計 Verilog 模塊 總線 接口 ST-BUS
以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度...
關(guān)鍵字：
FPGA 賽靈思 Verilog CPLD
verilog中阻塞賦值和非阻塞賦值,阻塞和非阻塞語句作為verilog HDL語言的最大難點之一，一直困擾著FPGA設(shè)計者，即使是一個頗富經(jīng)驗的設(shè)計工程師，也很容易在這個點上犯下一些不必要的錯誤。阻塞和非阻塞可以說是血脈相連，但是又有著本質(zhì)的差別。理解
關(guān)鍵字：
阻塞 verilog
PLD/FPGA硬件語言設(shè)計verilog HDL,HDL概述 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。目前最主要的硬件描述語言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語法嚴格;而Verilog HDL是在C語言的基礎(chǔ)上發(fā)展起來的一種硬
關(guān)鍵字：
verilog HDL 設(shè)計 語言 硬件 PLD/FPGA
Verilog HDL與VHDL及FPGA的比較分析, Verilog HDL 優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。 缺點：很多錯誤在編譯的時候不能被發(fā)現(xiàn)?！ HDL 優(yōu)點：語法嚴謹，層次結(jié)構(gòu)清晰。 缺點：熟悉時間長，不夠靈
關(guān)鍵字：
比較 分析 FPGA VHDL HDL Verilog
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計,本設(shè)計是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
關(guān)鍵字：
液晶顯示 控制器 設(shè)計 Verilog 語言 FPGA 硬件 描述 基于
摘要：藍牙技術(shù)作為一種短距離的無線通信技術(shù),具有巨大的發(fā)展?jié)摿?本文意從HCI層進行藍牙技術(shù)的應(yīng)用開發(fā)...
關(guān)鍵字：
藍牙 HCI-UART FPGA Verilog 通信
本文為實現(xiàn)高速數(shù)據(jù)的實時遠程傳輸處理,提出了采用FPGA直接控制DM9000A進行以太網(wǎng)數(shù)據(jù)收發(fā)的設(shè)計思路，實現(xiàn)了一種低成本、低功耗和高速率的網(wǎng)絡(luò)傳輸功能，最高傳輸速率可達100Mbps。
關(guān)鍵字：
Verilog 9000A FPGA 9000
摘要：通用異步收發(fā)器UART常用于微機和外設(shè)之間的數(shù)據(jù)交換，針對UART的特點，提出了一種基于Ver4log HDL的UART設(shè)計方法。采用自頂向下的設(shè)計路線，結(jié)合狀態(tài)機的描述形式，使用硬件描述語言設(shè)計UART的頂層模塊及各個子
關(guān)鍵字：
Verilog UART HDL 模塊設(shè)計
好用的Verilog串口UART程序,==========================================================================
關(guān)鍵字：
程序 UART 串口 Verilog
怎樣實現(xiàn)Verilog模擬PS2協(xié)議,PS2協(xié)議讀鍵盤值相當(dāng)簡單嘛，比模擬SPI、I2C簡單多了...下面介紹一下具體過程.1.明確接線關(guān)系，只需接4根線，VCC要+5V，3.3我測試過不能用，時鐘和數(shù)據(jù)線要用bidir雙向口線，F(xiàn)PGA可以不用外接上拉電阻。另外，USB鍵盤
關(guān)鍵字：
PS2 協(xié)議 模擬 Verilog 實現(xiàn) 怎樣
之前探討過PS/2鍵盤編解碼以及數(shù)據(jù)傳輸協(xié)議，這次自己動手實現(xiàn)了利用FPGA接收鍵盤編碼，然后通過串口傳輸?shù)絇C。做的比較簡單，只是通過FPGA把大寫字母A-Z轉(zhuǎn)換成相應(yīng)的ASCII碼，只要字母按鍵被按下，就能在串口調(diào)試助
關(guān)鍵字：
程序 解碼 鍵盤 PS2 verilog
verilog-xl介紹
您好，目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條，闡述對verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473