usb ip 文章進(jìn)入usb ip技術(shù)社區(qū)

基于SPCE061的心電檢測(cè)系統(tǒng)設(shè)計(jì)

　　摘要：針對(duì)人們對(duì)心臟疾病問題的日益關(guān)注，介紹了一種新型心電檢測(cè)系統(tǒng)，它具有體積小，實(shí)用性強(qiáng)，價(jià)格低廉等特點(diǎn)，特別適合家庭使用。同時(shí)為了解決與PC間的接口問題，依據(jù)USB1.1規(guī)范，采用PHILIPS公司的PDIUSBD12接口芯片，大大提高了數(shù)據(jù)傳輸?shù)乃俣取＝?jīng)實(shí)驗(yàn)檢測(cè)，系統(tǒng)運(yùn)行穩(wěn)定可靠。　　隨著社會(huì)的進(jìn)步和科技的發(fā)展，人們對(duì)健康觀念、健康方式和途徑都發(fā)生著深刻的變化。我國(guó)是心腦血管疾病的高發(fā)區(qū)，然而多數(shù)醫(yī)院的心電監(jiān)護(hù)設(shè)備數(shù)量少、不宜移動(dòng)、且成本高，無法滿足市場(chǎng)的需求。為了滿足對(duì)心電監(jiān)護(hù)設(shè)備的需求，
關(guān)鍵字： SPCE061 USB

摘要：實(shí)時(shí)圖像處理技術(shù)在工業(yè)、醫(yī)學(xué)、軍事和商業(yè)等領(lǐng)域有廣泛的應(yīng)用?；贔PGA+DSP架構(gòu)的視頻處理系統(tǒng)充分發(fā)揮了各自器什的長(zhǎng)處，不儀設(shè)計(jì)周期短，開發(fā)費(fèi)用低，而且設(shè)計(jì)靈活，更改方便，功耗較低，便于實(shí)現(xiàn)系統(tǒng)的小
關(guān)鍵字：視頻處理 FPGA DSP 中值濾波 JPEG壓縮 USB

FPGA在先進(jìn)工藝路上的狂飚猛進(jìn)帶來了如影隨形的挑戰(zhàn)：一方面，進(jìn)入20nm和14nm階段后，不光是FPGA復(fù)雜度提升，對(duì)其外圍的電源管理等芯片也提出了“與時(shí)俱進(jìn)”的要求。另一方面，隨著SoC FPGA和3D IC技術(shù)
關(guān)鍵字： FPGA 創(chuàng)新 FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

Altera和賽靈思20年來都在FPGA這個(gè)窄眾市場(chǎng)激烈的競(jìng)爭(zhēng)者，然而Peter Larson基于對(duì)兩個(gè)公司現(xiàn)金流折現(xiàn)法的研究表明，賽靈思是目前FPGA市場(chǎng)的絕對(duì)領(lǐng)先者。(http://seekingalpha.com/article/2008621-xilinx-appears-
關(guān)鍵字：賽靈思 Altera FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號(hào)處理消費(fèi)電子 FPGA

最近在Kickstarter網(wǎng)站上，Valent F(x)團(tuán)隊(duì)正在為L(zhǎng)OGi FPGA開發(fā)板的生產(chǎn)籌備資金。LOGi 是fpga開發(fā)與arm平臺(tái)的結(jié)合。Valent F(x)團(tuán)隊(duì)開發(fā)了可以支持樹莓派和Beaglebone上開發(fā)的FPGA開發(fā)板，LOGi系列。它讓FPGA開發(fā)
關(guān)鍵字： FPGA 樹莓派 Beaglebone FPGA IP

0 引言常用的溫度傳感器有熱電阻、集成溫度傳感器和數(shù)字式溫度傳感器等多種。熱電阻因其測(cè)量精度高，且性能穩(wěn)定，在高精度溫度測(cè)量中占有重要的地位。通常在傳感器信號(hào)經(jīng)信號(hào)調(diào)理，采用12bit、16bitAD器件對(duì)傳感器的
關(guān)鍵字：過采樣溫度數(shù)據(jù)采集 32位單片機(jī) TCP／IP 熱電阻

AEC-Q100認(rèn)證PowerSoC具有業(yè)界最小的引腳布局、出眾的效率，優(yōu)異的熱性能，以及高可靠性。2014年10月17號(hào)，北京——Altera公司(NASDAQ: ALTR)今天宣布，九款A(yù)ltera? Enpirion?電源芯片系統(tǒng)(PowerSoC)新
關(guān)鍵字： Altera PowerSoC AEC-Q100 FPGA IP

摘要：設(shè)計(jì)實(shí)現(xiàn)了以FPGA為主控制單元，采用EZ-USB FX2微處理器為接口芯片的快速數(shù)據(jù)傳輸系統(tǒng)。文章給出了FPGA和CY7C68013之間數(shù)據(jù)傳輸?shù)能浻布O(shè)計(jì)方案，著重介紹了FPGA內(nèi)部建構(gòu)的FIFO原理及程序?qū)崿F(xiàn)方法，并以FLAS
關(guān)鍵字： FPGA EZ-USB FX2 數(shù)據(jù)傳輸

首先分析了基于三相瞬時(shí)無功理論的ip―iq諧波電流檢測(cè)法的基本原理，將基于ip―iq法的并聯(lián)有源濾波器應(yīng)用于微網(wǎng)系統(tǒng)，分析有源濾波器的控制方式，并在SIMULINK中建立接有非線性負(fù)載的微電網(wǎng)模型，對(duì)其基波電流、諧波電流、電網(wǎng)電流和負(fù)載電流進(jìn)行檢測(cè)分析，計(jì)算電流畸變率，以證明基于ip―iq諧波電流檢測(cè)法的并聯(lián)有源濾波器在微網(wǎng)中應(yīng)用的可行性。
關(guān)鍵字： ip―iq法瞬時(shí)無功功率理論并聯(lián)有源濾波器諧波電流檢測(cè)

模擬設(shè)計(jì)是電路設(shè)計(jì)中至關(guān)重要的一環(huán)。本文匯集2014年以來，EDN China雜志發(fā)表的一些放大器、數(shù)字模擬轉(zhuǎn)換器等模擬設(shè)計(jì)實(shí)例，希望會(huì)對(duì)您有所幫助。差分輸入/輸出低功耗儀表放大器目前所有市售的三運(yùn)放儀表放大器(i
關(guān)鍵字：模擬放大器 DAC USB

基于FPGA實(shí)現(xiàn)USB2.0接口通信， USB2.0 PHY芯片是Cypress68013, 68013內(nèi)部集成8051 內(nèi)核，USB2.0芯片讀寫需要對(duì)8051核進(jìn)行固件配置。一.FX2特性介紹1.1介紹Cypress Semiconductor公司的EZ-USB FX2是世界上第一款集
關(guān)鍵字： FPGA USB

東亞地區(qū)長(zhǎng)程演進(jìn)計(jì)畫(LTE)設(shè)備需求，驅(qū)動(dòng)現(xiàn)場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國(guó)大陸及臺(tái)灣陸續(xù)啟動(dòng)LTE商轉(zhuǎn)，帶動(dòng)龐大的LTE設(shè)備購(gòu)置及基礎(chǔ)建設(shè)投資潮，深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
關(guān)鍵字： 4G LTE FPGA IP 嵌入式 PLD CPLD

引言隨著電子信息技術(shù)的發(fā)展，網(wǎng)絡(luò)化日益普遍，以太網(wǎng)被廣泛應(yīng)用到各個(gè)領(lǐng)域，只要在設(shè)備上增加一個(gè)網(wǎng)絡(luò)接口并實(shí)現(xiàn)TCP/IP協(xié)議，就可以方便地接入到現(xiàn)有的網(wǎng)絡(luò)中，完成遠(yuǎn)程數(shù)據(jù)傳輸?shù)南嚓P(guān)功能。因此，嵌入式網(wǎng)絡(luò)技術(shù)一
關(guān)鍵字： TCP／IP FPGA LwIP 嵌入式系統(tǒng)

作者Email: cai_yang@etang.com 摘要：本文主要介紹Cypress Semiconductor公司的EZ-USB FX2單片機(jī)CY7C68013，該單片機(jī)是一個(gè)帶USB2.0內(nèi)核、8051兼容的單片機(jī)。關(guān)鍵詞：USB2.0 EZ-USB FX2 單片機(jī) CY7C68013 1 介紹
關(guān)鍵字： EZ-USB FX2 CY7C68013 特性介紹