lattice(萊迪思)半導體公司 文章 最新資訊
用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)
- 進行硬件設計的功能調(diào)試時，F(xiàn)PGA的再編程能力是關鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設計不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當設計的復雜程度增加時，這個方法就不再適合了，其中有幾個原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長。因此，可用邏輯對I/O的比率減小了，參見圖1。此外，設計很復雜時，通常完成設計后只有幾個空余的引腳，或者根本就沒有空余的引腳能用于調(diào)試。
- 關鍵字： 萊迪思 FPGA 邏輯分析儀
為FPGA軟處理器選擇操作系統(tǒng)(08-100)
- 操作系統(tǒng)能夠提高可移植性，并提供多種經(jīng)過測試的抽象層，服務層和應用模塊層以供選擇，從而加快產(chǎn)品上市時間并減少應用程序出錯的可能性。然而，選擇一個嵌入式操作系統(tǒng)( OS )從來就不是一個簡單的過程，因為集成嵌入式軟件的方式選擇余地很大，你可以完全都由自己來編寫，或通過商業(yè)定制專門實時操作系統(tǒng)，也可以直接購買通用操作系統(tǒng)不作任何修改，現(xiàn)成的通用操作系統(tǒng)。FPGA性能的提高和軟處理器核的出現(xiàn)，直接導致了可編程邏輯SoC解決方案的產(chǎn)生，隨著這一變化，關于選擇標準，設計方案以及折中考慮等傳統(tǒng)經(jīng)驗也需要與時俱進以
- 關鍵字： 萊迪思 FPGA 操作系統(tǒng)
SYNPLICITY聯(lián)手LATTICE將項目擴展到DSP綜合技術領域
- SYNPLICITY和 LATTICE進一步加強合作，日前共同推出了面向 DSP 設計的高度優(yōu)化的非專有 ESL 綜合流程技術 Synplify DSP。Synplicity 的 Synplify® DSP 軟件現(xiàn)可支持 LatticeECP2M 和 LatticeXP2 現(xiàn)場可編程門陣列 (FPGA) 器件，從而為航空航天、無線、電信及數(shù)字多媒體應用領域的 DSP 算法實施提供了功能強大的解決方案。 Lattice 公司的市場營銷副總裁 Stan Kop
- 關鍵字： 嵌入式系統(tǒng) 單片機 SYNPLICITY LATTICE DSP MCU和嵌入式微處理器
萊迪思為LatticeECP2低成本FPGA擴展市場
- --第二代 EConomy Plus器件降低了50%的價格并達到雙倍的密度 -- 萊迪思半導體公司近日公布了其第二代EConomy Plus 現(xiàn)場可編程門陣列 (FPGA)器件，LatticeECP2系列。用了富士通90納米CMOS工藝和300毫米硅片，在大批量的情況下，此系列使得FPGA價格降到每1000查找表（LUT）低于0.50美元。與130納米 LatticeECP FPGA相比，新的系
- 關鍵字： LatticeECP2 萊迪思 市場
萊迪思富士通發(fā)布LatticeSC和LatticeECP2
- －通力合作打造出難以超越的FPGA產(chǎn)品系列－ 萊迪思半導體公司近日宣布推出其新一代的90納米FPGA，包含兩個全新的FPGA器件系列。LatticeSC™ 系統(tǒng)芯片F(xiàn)PGA的設計宗旨是提供業(yè)界最佳的整體性能，而LatticeECP2™ FPGA則將業(yè)界成本最低的FPGA結構和高端的FPGA功能集于一身。這兩個器件系列都采用了富士通公司經(jīng)過優(yōu)化的工藝，既滿足了高容量FPGA對成本效率的要求，又能夠提供擁有數(shù)百萬門的系統(tǒng)級FPGA所需的千兆赫性能。這兩個器件系列將在
- 關鍵字： LatticeECP2 LatticeSC 富士通 萊迪思
Lattice可簡化時鐘網(wǎng)絡設計
- Lattice半導體公司為高性能通訊和計算產(chǎn)品推出第二代零延時時鐘發(fā)生器，它可產(chǎn)生20個時鐘輸出，每個輸出的轉換率都可以獨立編程，提供標準輸入輸出和頻率選擇。ispClock5600A的鎖相環(huán)(PLL)及分隔器系統(tǒng)可從參考輸入綜合多種時鐘頻率。 該發(fā)生器基于非易失系統(tǒng)內(nèi)E2CMOS，與該公司第一代ispClock5600器件兼容，但增加了很多新功能，各種參數(shù)性能也有了顯著改進。最大壓控振蕩器(VCO)工作頻率已經(jīng)提升到800MHz。它支持33.33-、100-、133.33-和50MHz時鐘頻率。輸
- 關鍵字： Lattice 可 設計 時鐘 網(wǎng)絡
用可編程的扭斜控制來解決時鐘網(wǎng)絡問題的方法
- 時鐘網(wǎng)絡管理問題提高同步設計的整體性能的關鍵是提高時鐘網(wǎng)絡的頻率。然而，諸如時序裕量、信號完整性、相關時鐘邊沿的同步等因素極大地增加了時鐘網(wǎng)絡設計的復雜度。傳統(tǒng)上，時鐘網(wǎng)絡的設計采用了簡單的元件，諸如扇出緩沖器、時鐘發(fā)生器、延時線、零延時緩沖器和頻率合成器。由于PCB走線長度不等而引起的時序誤差，采用蜿蜒走線設計的走線長度匹配方法來處理。走線阻抗與輸出驅(qū)動阻抗的不匹配經(jīng)常通過反復試驗選擇串聯(lián)電阻來消除。多種信號的標準使得時鐘邊沿的同步更加復雜。至今，這三種挑戰(zhàn)會經(jīng)常遇到，并且鮮有理想的解決方案。以下描述了
- 關鍵字： 萊迪思
可編程邏輯器件融合CPLD+FPGA最佳特性
- 可編程邏輯器件融合CPLD+FPGA最佳特性 Lattice(萊迪思)半導體公司近日推出了新的MachXO可編程邏輯器件系列產(chǎn)品，Lattice稱，這種新一代的跨越式可編程邏輯器件支持傳統(tǒng)上由高密度的CPLD或者低容量的FPGA所實現(xiàn)的應用?！ ?jù)Lattice現(xiàn)場應用支持副總裁Jock Tomlinson介紹，MachXO邏輯器件建立在低成本的130nm嵌入式Flash處理工藝上。它能夠在單芯片中瞬時工作，這種特性對于許多CPLD應用來說是十分重要的。3.5ns的管腳至管腳的延時使得器件能夠滿足當代系統(tǒng)
- 關鍵字： Lattice(萊迪思)半導體公司
三端并聯(lián)穩(wěn)壓器的隱藏應用
- 三端并聯(lián)穩(wěn)壓器的隱藏應用 引言 眾多半導體公司均推出了三端并聯(lián)穩(wěn)壓器 (three-terminal shunt regulator)。此類器件帶有內(nèi)部基準精確度、運算放大器及內(nèi)部并聯(lián)晶體管，以精確控制供電電壓。圖 1 給出了典型的電路應用。三端并聯(lián)穩(wěn)壓器是廉價的半導體器件，除了并聯(lián)穩(wěn)壓器以外，其還具備其他有用的電源設計應用。這種半導體器件可用作廉價的運算放大器，用于控制回路反饋。該器件還可同晶體管及無源組件協(xié)同使用，又可用于快速自舉電路。此外，這種器件經(jīng)過配置，還可作為低功耗輔助電
- 關鍵字： 半導體公司
lattice(萊迪思)半導體公司介紹
您好，目前還沒有人創(chuàng)建詞條lattice(萊迪思)半導體公司!
歡迎您創(chuàng)建該詞條，闡述對lattice(萊迪思)半導體公司的理解，并與今后在此搜索lattice(萊迪思)半導體公司的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對lattice(萊迪思)半導體公司的理解，并與今后在此搜索lattice(萊迪思)半導體公司的朋友們分享。 創(chuàng)建詞條
lattice(萊迪思)半導體公司電路
lattice(萊迪思)半導體公司相關帖子
lattice(萊迪思)半導體公司資料下載
lattice(萊迪思)半導體公司專欄文章
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473