ip 文章最新資訊

移動操作SoC接口IP組件設計

移動操作SoC接口IP組件設計,　1 引言

　　移動操作或移動計算（mobile computing）原是通訊領域的研究方向，隨著數(shù)字無線通信技術和嵌入式計算技術的發(fā)展、應用與融合，移動操作已逐步成為嵌入式系統(tǒng)中很具發(fā)展?jié)摿Φ囊粋€領域［1］。SoC（Sy
關鍵字：組件設計 IP 接口操作 SoC 移動

基于IP軟電話設計的端到端視頻通信技術

擁有軟電話視頻許可的用戶，只需要在桌面電腦上安裝Avaya的IP軟件電話，并且配置一個普通的USB攝像頭，即具備了端到端視頻通信功能。Avaya IP語音通信系統(tǒng)可為使用Avaya IP軟件電話的用戶提供端到端的視頻通信能力。
關鍵字：視頻通信技術設計電話 IP 基于

TCP/IP的浮標網(wǎng)絡通信系統(tǒng)設計策略

水聲信道匹配基礎研究是建立在水聲學、海洋物理聲學以及現(xiàn)代信號處理技術基礎上的新興研究領域。為滿足研究需要而構建的局部海域水聲信道測量平臺（圖 1），能夠?qū)崿F(xiàn)環(huán)境信息和信道參量的系統(tǒng)采集和實時傳遞，對信道
關鍵字：設計策略系統(tǒng) 網(wǎng)絡通信浮標 TCP/IP

基于IP核及可重構設計的信息安全SoC芯片的實現(xiàn)

基于IP核及可重構設計的信息安全SoC芯片的實現(xiàn),當前,信息安全防護已經(jīng)從傳統(tǒng)的單點信息加密發(fā)展到了以芯片級硬件防護為基礎,構建覆蓋全網(wǎng)絡系統(tǒng)的信息保障體系?；谛酒壍挠布鉀Q方案已經(jīng)成為保證信息安全的最可靠的途徑?？芍貥嬓畔踩玈oC芯片是基于信息安全
關鍵字： SoC 芯片實現(xiàn) 安全信息 IP 重構設計基于

USB2.0主機控制器IP核的設計

USB2.0主機控制器IP核的設計,摘要：為了擺脫對USB2.0 主機控制器ASIC 芯片的依賴，提高產(chǎn)品集成度，本文設計了針對全速和高速USB 海量存儲設備的USB2.0 主機控制器IP 核。首先介紹USB2.0 主機控制器IP核中主要涉及的USB2.0 通信協(xié)議以及與物理層
關鍵字：設計 IP 控制器主機 USB2.0

基于SIP協(xié)議的IP電話通信系統(tǒng)的組成原理

0 概述
IP電話以其通話費率低、方便集成和智能化等優(yōu)勢而得到了眾多消費者的極大認可，并因此而對原有固定電話運營者的長途電話和國際電話業(yè)務造成了巨大沖擊。因此，隨著以太網(wǎng)接口的直接入戶，開發(fā)出一種帶有RJ-4
關鍵字：系統(tǒng) 組成原理通信電話 SIP 協(xié)議 IP 基于

NGN IP地址分配和路由的設計及規(guī)劃

NGN業(yè)務具有端到端(Peer-to-Peer)及永久在線(Always-on-Line)的通信模式，需要分配大量IP地址，存在公網(wǎng)IP地址不足的問題。同時運營商在城域網(wǎng)中必須采用靜態(tài)路由、動態(tài)路由、策略路由和路由策略等技術設置城域網(wǎng)路由
關鍵字：設計規(guī)劃路由分配 IP 地址 NGN

基于FPGA LPM多功能信號發(fā)生器設計

摘要：以FPGA芯片為載體，通過QuartusII的LPM_ROM模塊和VHDL語言為核心設計一個多功能信號發(fā)生器，根據(jù)輸入...
關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的電子設計競賽電路板的設計與實現(xiàn)

摘要：介紹了一種基于FPGA的電子設計競賽電路板，該電路板由美國Altera公司的Cyclone系列FPGAEP1C6、單片...
關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的像素探測器數(shù)據(jù)緩存設計

粒子對撞機[1]是建立在高能同步加速器上的一種粒子對撞裝置。對撞機運行時，能量強大的粒子在其內(nèi)部經(jīng)過加速...
關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

基于FPGA的CORDIC算法的改進及實現(xiàn)

坐標旋轉計算機CORDIC(TheCoordinateRotationalDigitalComputer)算法是一種用于計算一些常用的基本運算...
關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

符合IEEE1451標準的IP傳感器的設計方案介紹

摘要:本文基于簡化的IEEE1451智能傳感器信息模型,提出了基于嵌入式Internet技術的IP傳感器模型,并進行了原型實現(xiàn)。分析了IP傳感器的網(wǎng)絡時延問題,并在網(wǎng)絡環(huán)境下對其時延性能進行了測試。實驗結果表明,所設計的IP傳感器可廣泛應用于分布式網(wǎng)絡化傳感、測量和控制系統(tǒng)。　　

關鍵詞:智能傳感器;IP傳感器;網(wǎng)絡化傳感;網(wǎng)絡時延
關鍵字：設計方案介紹傳感器 IP IEEE1451 標準符合

基于數(shù)字媒體處理器芯片em8620l的ip機頂盒設計

基于數(shù)字媒體處理器芯片em8620l的ip機頂盒的電路,外圍電路簡單,實用性強,可實現(xiàn)各種高質(zhì)量的視頻、音頻輸出,并通過網(wǎng)絡支持視頻點播。iptv是利用寬帶網(wǎng)基礎設施,以家用電視機（或計算機）作為顯示設備、集互聯(lián)網(wǎng)、多
關鍵字： ip 機頂盒設計 em8620l 芯片數(shù)字媒體處理器基于

賽靈思推出關鍵互聯(lián)IP

全球可編程平臺領導廠商賽靈思公司 (Xilinx, Inc. )今天宣布推出三款對構建低成本高靈活性可編程 3G+/4G 無線基站至關重要的關鍵互聯(lián)功能 IP ——賽靈思Serial RapidIO Gen 2 v1.2 終端LogiCORE IP、JESD204 v1.1 LogiCORE IP以及CPRI v4.1 LogiCORE IP，所有這三款產(chǎn)品均支持各類互聯(lián)標準，可幫助開發(fā)人員在構建具有更高系統(tǒng)容量的新型無線網(wǎng)絡設備時，克服各種設計挑戰(zhàn)。
關鍵字： Xilinx LogiCORE IP

使用賽靈思FPGA實現(xiàn)位與周期準確的浮點DSP算法

現(xiàn)有FPGA和系統(tǒng)級要求導致對浮點運算的需求變得越來越普遍。此視頻演示了SystemGeneratorforDSP是如何為...
關鍵字： FPGA IP 嵌入式 PLD CPLD SoC 數(shù)字信號處理消費電子 FPGA

共811條 28/55 |‹ « 26 27 28 29 30 31 32 33 34 35 » ›|

ip介紹

IP是英文Internet Protocol（網(wǎng)絡之間互連的協(xié)議）的縮寫，中文簡稱為“網(wǎng)協(xié)”，也就是為計算機網(wǎng)絡相互連接進行通信而設計的協(xié)議。在因特網(wǎng)中，它是能使連接到網(wǎng)上的所有計算機網(wǎng)絡實現(xiàn)相互通信的一套規(guī)則，規(guī)定了計算機在因特網(wǎng)上進行通信時應當遵守的規(guī)則。任何廠家生產(chǎn)的計算機系統(tǒng)，只要遵守 IP協(xié)議就可以與因特網(wǎng)互連互通。IP地址具有唯一性，根據(jù)用戶性質(zhì)的不同，可以分為5類。另外，IP還有進入 [ 查看詳細 ]