fpga 文章進入fpga技術(shù)社區(qū)

FPGA基本知識與發(fā)展趨勢（part2）

FPGA基本知識與發(fā)展趨勢（part2）-由于基于LUT 的FPGA 具有很高的集成度，其器件密度從數(shù)萬門到數(shù)千萬門不等，可以完成極其復(fù)雜的時序與邏輯組合邏輯電路功能，所以適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計領(lǐng)域。
關(guān)鍵字： FPGA 賽靈思 EPROM

FPGA實戰(zhàn)開發(fā)技巧（10）

FPGA實戰(zhàn)開發(fā)技巧（10）-串行Flash的特點是占用管腳比較少，作為系統(tǒng)的數(shù)據(jù)存貯非常合適，一般都是采用串行外設(shè)接口(SPI 總線接口)。Flash 存貯器與EEPROM根本不同的特征就是EEPROM可以按字節(jié)進行數(shù)據(jù)的改寫，而Flash只能先擦除一個區(qū)間，然后改寫其內(nèi)容。
關(guān)鍵字： FPGA 賽靈思 EEPROM

FPGA實戰(zhàn)開發(fā)技巧（9）

FPGA實戰(zhàn)開發(fā)技巧（9）-FPGA配置方式靈活多樣，根據(jù)芯片是否能夠自己主動加載配置數(shù)據(jù)分為主模式、從模式以及JTAG模式。典型的主模式都是加載片外非易失( 斷電不丟數(shù)據(jù)) 性存儲器中的配置比特流，配置所需的時鐘信號( 稱為CCLK) 由FPGA內(nèi)部產(chǎn)生，且FPGA控制整個配置過程
關(guān)鍵字： FPGA 賽靈思 JTAG

FPGA實戰(zhàn)開發(fā)技巧（8）

FPGA實戰(zhàn)開發(fā)技巧（8）-FPGA 設(shè)計的時序性能是由物理器件、用戶代碼設(shè)計以及EDA 軟件共同決定的，忽略了任何一方面的因素，都會對時序性能有很大的影響。本節(jié)主要給出大規(guī)模設(shè)計中，賽靈思物理器件和EDA 軟件的最優(yōu)使用方案。
關(guān)鍵字： FPGA 賽靈思 EDA

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)

什么是FPGA，ASIC，如何設(shè)計一個適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計、制造的集成電路。ASIC的特點是面向特定用戶的需求，ASIC在批量生產(chǎn)時與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強、成本降低等優(yōu)點
關(guān)鍵字： fpga asic 電源

PCB電路板設(shè)計必看常識！單層FPC/雙面FPC/多層FPC有何區(qū)別，自學(xué)材料

PCB電路板設(shè)計必看常識！單層FPC/雙面FPC/多層FPC有何區(qū)別，自學(xué)材料-雖然電路板廠的工程師不參與設(shè)計電路板，而是由客戶出原始設(shè)計資料再制成公司內(nèi)部的PCB電路板制作資料，但通過多年的實踐經(jīng)驗，工程師們對PCB電路板的設(shè)計早已有所積累，總結(jié)如下僅供參考：
關(guān)鍵字： fpga fpc pda

FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機器學(xué)習(xí)之路

FPGA技術(shù)協(xié)助嵌入式系統(tǒng)競逐于機器學(xué)習(xí)之路-機器學(xué)習(xí)技術(shù)是人工智能的一個重要科學(xué)發(fā)展，透過在經(jīng)驗學(xué)習(xí)中改善具體算法的效能，而且用來訓(xùn)練的數(shù)據(jù)越多，所學(xué)習(xí)出來的結(jié)果越好，為了處理分析大量圖像或是語音等辨識的機器學(xué)習(xí)算法數(shù)據(jù)，需要采用GPU芯片所打造的高速平行運算處理的類神經(jīng)網(wǎng)絡(luò)超級計算機，利用諸如Tensorflow、Caffe等深度學(xué)習(xí)框架(Framework)等工具，來發(fā)展有效的算法。
關(guān)鍵字： FPGA 嵌入式人工智能

合理使用JTAG和IMPACT幫助你調(diào)試FPGA不能啟動的問題

合理使用JTAG和IMPACT幫助你調(diào)試FPGA不能啟動的問題-本來想著把GTX后面兩篇博文找時間寫了，但是最近實在是忙，一直在搭圖像處理的AXI框架和整FPGA-DSP雙平臺的板子，下面先和大家分享一下調(diào)試心得。
關(guān)鍵字： JTAG MPACT FPGA

手把手教你FPGA與RT以及Host端通信

手把手教你FPGA與RT以及Host端通信-在ECM中，會涉及到FPGA、RT以及主機，那么三者之間是如何進行數(shù)據(jù)流的傳輸呢？本文將以cRIO-9068為例,帶大家了解整個編程以及實現(xiàn)過程。
關(guān)鍵字： FPGA Host Real-Time

基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps

基于FPGA硬件加速的BittWare StreamSleuth對抗100Gbps-在過去的三十年中，以太網(wǎng)已經(jīng)發(fā)展成為所有行業(yè)的統(tǒng)一通信基礎(chǔ)架構(gòu)。每天都有超過三百萬的以太網(wǎng)端口在部署，覆蓋從FE到100GbE的所有速度。
關(guān)鍵字： FPGA 以太網(wǎng)

AWS獨家詳述FPGA基本原理和市場發(fā)展

AWS獨家詳述FPGA基本原理和市場發(fā)展-在2016年底一年快要結(jié)束的時候，AWS（亞馬遜網(wǎng)絡(luò)服務(wù)）宣布通過借助云傳輸模型可以采用Xilinx高端FPGA器件了，首次以開發(fā)者的角度而不是擴展高層次工具來幫助潛在的用戶學(xué)習(xí)和體驗FPGA的加速效果。
關(guān)鍵字： AWS FPGA

高云半導(dǎo)體推出GW2A系列FPGA芯片的DDR類儲存器接口解決方案

　　山東濟南，2017年10月10日訊，山東高云半導(dǎo)體科技有限公司(以下簡稱“山東高云半導(dǎo)體”)今天宣布推出基于中密度晨熙?家族的GW2A系列FPGA芯片的DDR類儲存器接口IP核初級版(Gowin Memory Interface IP)，包括相關(guān)IP軟核、參考設(shè)計及開發(fā)板等完整解決方案?！　「咴艱DR類儲存器接口IP核初級版目前是一個通用的DDR2存儲器接口IP，兼容JESD79-2標(biāo)準(zhǔn)。該IP包含通用的DDR2內(nèi)存控制器(Memory Controller，M
關(guān)鍵字：高云 FPGA

手把手教你FPGA存儲器項使用DRAM

　　某些FPGA終端，包含板載的、可以動態(tài)隨機訪問的存儲塊(DRAM)，這些存儲塊可以在FPGA VI中直接訪問，速率非常高。　　DRAM可以用來緩存大批量的數(shù)據(jù)，而且速度可以非?？?。針對一些特殊應(yīng)用，比如：瞬時帶寬非常高，而且有要保存原始數(shù)據(jù)的時候，就可以用DRAM做一個大的FIFO緩沖?！　RAM的大小每塊板卡可能不同，一般在官網(wǎng)中對應(yīng)板卡的說明中都會標(biāo)明DRAM的大小(如果有DRAM的話)。比如，PXIe-7966R就有512M的DRAM空間。　　http://sine.ni.com/n
關(guān)鍵字： FPGA DRAM

Ximmerse VR/AR跟蹤平臺采用萊迪思的低功耗、小尺寸ECP5 FPGA

　　萊迪思半導(dǎo)體公司，客制化智能互連解決方案市場的領(lǐng)先供應(yīng)商，今日宣布廣東虛擬現(xiàn)實科技有限公司(Ximmerse)，移動AR/VR應(yīng)用交互系統(tǒng)提供商，選擇采用萊迪思ECP5? FPGA為其AR/VR跟蹤平臺實現(xiàn)立體視覺計算解決方案。得益于低功耗、小尺寸和低成本的優(yōu)勢，市場領(lǐng)先的萊迪思ECP5 FPGA是用于實現(xiàn)網(wǎng)絡(luò)邊緣靈活的互連和加速應(yīng)用的理想選擇，可實現(xiàn)低功耗、低延遲的解決方案。　　隨著對于AR/VR設(shè)備市場需求的不斷增長，目前基于頭戴式顯示器(HMD)的系統(tǒng)在使用移動應(yīng)用處理器(A
關(guān)鍵字： Ximmerse FPGA

人工智能?自動駕駛?云計算?數(shù)據(jù)中心?10nm FPGA全程帶飛

當(dāng)下時代的主題究竟是什么?5G通信?人工智能?自動駕駛?還是云計算?或許都是;又或許，都不是。當(dāng)你看到在這些前端應(yīng)用市場不斷迸發(fā)著激情和靈感時，如何滿足其背后以指數(shù)形式增長的數(shù)據(jù)需求就成了諸多工程師最為頭疼的問題。
關(guān)鍵字：英特爾，F(xiàn)PGA，智能互聯(lián)

共6410條 56/428 |‹ « 54 55 56 57 58 59 60 61 62 63 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]