fpga 文章進(jìn)入fpga技術(shù)社區(qū)

WTB網(wǎng)絡(luò)HDLC在FPGA中的實(shí)現(xiàn)

　　1 引言　　TCN(Train Communication Network)總體結(jié)構(gòu)是由WTB(絞線式列車總線)和MVB(多功能車輛總線)組成，符合IEC61375-1標(biāo)準(zhǔn)。本文主要圍繞WTB鏈路控制的幀格式進(jìn)行研究。鑒于IEC61375-1標(biāo)準(zhǔn)中規(guī)定的WTB幀數(shù)據(jù)格式與IS03309中定義的HDLC(High Level Data Link Control)格式一致，基帶Manchester-Biphase-L技術(shù)編解碼器現(xiàn)則圍繞HDLC展開。　　隨著深亞微米工藝技術(shù)的發(fā)展，F(xiàn)PGA(Fie
關(guān)鍵字：通訊無(wú)線網(wǎng)絡(luò) TCN WTB FPGA MCU和嵌入式微處理器

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 數(shù)字信號(hào)處理器 FPGA 語(yǔ)音存儲(chǔ) MCU和嵌入式微處理器

Synplicity：充分發(fā)揮FPGA的靈活性

當(dāng)ASIC越來(lái)越不能適應(yīng)靈活應(yīng)用的需求以及通用產(chǎn)品對(duì)低成本的要求逐漸提升，F(xiàn)PGA大量蠶食曾經(jīng)ASIC的市場(chǎng)，每年都以超過兩位數(shù)的增長(zhǎng)率發(fā)展。越來(lái)越多的設(shè)計(jì)將轉(zhuǎn)向FPGA，這其中還包括了很多ASIC設(shè)計(jì)工程師。隨著IC產(chǎn)業(yè)發(fā)展的光明前景，F(xiàn)PGA將以比ASIC更快的速度發(fā)展并呈現(xiàn)取代其的趨勢(shì)。在這樣的大市場(chǎng)環(huán)境下，以提供FPGA開發(fā)軟件為主的Synplicity公司得到了長(zhǎng)足的發(fā)展，公司營(yíng)業(yè)額從2002年的4560萬(wàn)壯大到2006年的6300萬(wàn)。隨著FPGA技術(shù)的發(fā)展，越來(lái)越多的功能需要在
關(guān)鍵字： Synplicity FPGA

基于FPGA的數(shù)字閉環(huán)光纖陀螺儀模擬表頭設(shè)計(jì)

　　摘要：光纖陀螺儀是一種用來(lái)測(cè)量角速度的傳感器。為了檢測(cè)調(diào)制解調(diào)電路是否符合設(shè)計(jì)要求，并提高陀螺的實(shí)際應(yīng)用精度，本文設(shè)計(jì)了一種基于FPGA的光纖陀螺儀模擬表頭及其測(cè)試系統(tǒng)，能有效地檢測(cè)調(diào)制解調(diào)電路的性能。　　關(guān)鍵詞：光纖陀螺;模擬表頭;FPGA;Verilog HDL 　　光纖陀螺是激光陀螺的一種，是慣性技術(shù)和光電子技術(shù)緊密結(jié)合的產(chǎn)物。它利用Sagnac干涉效應(yīng)，用光纖構(gòu)成環(huán)形光路，并檢測(cè)出隨光纖環(huán)的轉(zhuǎn)動(dòng)而產(chǎn)生的兩路超輻射光束之間的相位差，由此計(jì)算出光纖環(huán)旋轉(zhuǎn)的角速度。光纖陀螺儀主要由兩個(gè)部分組
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 光纖陀螺模擬表頭 FPGA MCU和嵌入式微處理器

用FPGA設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器

　　本文以16-QAM RF發(fā)射數(shù)據(jù)泵的設(shè)計(jì)為例，介紹利用FPGA設(shè)計(jì)數(shù)字濾波器的技巧和器件選擇方法，說明執(zhí)行分布式計(jì)算時(shí)FPGA比DSP的優(yōu)越之處。　　所有數(shù)字邏輯的基本結(jié)構(gòu) 　　16-QAM調(diào)制器　　編碼和碼元映射　　平方根升余弦濾波器　　設(shè)計(jì)技巧　　5 MHz載波　　分布式計(jì)算(DA)技術(shù) 　　濾波器的實(shí)現(xiàn) 　　用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)軟件無(wú)線電和調(diào)制解調(diào)器可與DSP芯片媲美。雖然FPGA可輕而易舉地實(shí)現(xiàn)卷積編碼器等復(fù)雜邏輯功能，但在實(shí)現(xiàn)大量復(fù)雜計(jì)算方面卻有很
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 無(wú)線電調(diào)制解調(diào)器 MCU和嵌入式微處理器

如何利用FPGA實(shí)現(xiàn)優(yōu)異的家用電器設(shè)計(jì)

低成本的FPGA或CPLD可以幫助家電設(shè)計(jì)師利用靈活的、集成有DSP算法的單片集成解決方案實(shí)現(xiàn)節(jié)能的電機(jī)控制。
關(guān)鍵字： FPGA 如何利用家用電器

FPGA的SoC和專用化趨勢(shì)

　　過去一年中，F(xiàn)PGA巨頭賽靈思(Xilinx)在中國(guó)大舉構(gòu)建生態(tài)系統(tǒng)，其速度和力度讓人吃驚。2006年末，賽靈思公司董事會(huì)主席、總裁兼CEOWimRoelandts來(lái)華宣布了“促進(jìn)中國(guó)電子設(shè)計(jì)創(chuàng)新”的在華發(fā)展戰(zhàn)略，主要內(nèi)容包括加強(qiáng)客戶支持力度、建立良好生態(tài)網(wǎng)絡(luò)、投資新興半導(dǎo)體公司以及培養(yǎng)未來(lái)工程設(shè)計(jì)人才，拉開了賽靈思在中國(guó)大舉擴(kuò)張的序幕。　　隨后，賽靈思宣布設(shè)立了金額達(dá)7500萬(wàn)美元的亞太區(qū)技術(shù)基金，投資那些基于可編程邏輯、為重點(diǎn)行業(yè)開發(fā)創(chuàng)新應(yīng)用的公司。2007年，賽靈思又分別在上海張江和江蘇無(wú)錫
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA SoC MCU和嵌入式微處理器

FPGA加速滲透非傳統(tǒng)應(yīng)用領(lǐng)域

　　自從1985年首款FPGA器件誕生以來(lái)，F(xiàn)PGA產(chǎn)業(yè)一方面修煉內(nèi)功——從技術(shù)上來(lái)說，工藝從2μm發(fā)展到65nm，晶體管數(shù)量從8.5萬(wàn)個(gè)增長(zhǎng)到10億個(gè)以上;另一方面向外擴(kuò)張——應(yīng)用領(lǐng)域從最初的通信業(yè)不斷向消費(fèi)電子、汽車、工業(yè)控制等滲透，同時(shí)在不斷“蠶食”DSP、ASIC、ASSP和嵌入式處理器的市場(chǎng)。如今，Xilinx、Altera和Actel等FPGA產(chǎn)業(yè)的領(lǐng)導(dǎo)廠商也不再是20多年前的孤軍奮戰(zhàn)，在其周圍，F(xiàn)PGA開發(fā)和應(yīng)用的生態(tài)系統(tǒng)已然初步形成，大大促進(jìn)了FPGA產(chǎn)業(yè)的發(fā)展。　　“非傳統(tǒng)”應(yīng)用領(lǐng)域
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) FPGA 晶體管 DSP MCU和嵌入式微處理器

基于FPGA的圖像邊緣檢測(cè)

　　引言　　圖像邊緣檢測(cè)是圖像處理的一項(xiàng)基本技術(shù)，在工業(yè)、醫(yī)學(xué)、航天和軍事等領(lǐng)域有著廣泛的應(yīng)用。圖像處理的速度一直是一個(gè)難題。雖然DSP具備指令流水線特性和很高的處理速度，但其速度仍然很受限制，而利用高速可編程邏輯器件FPGA/CPLD來(lái)設(shè)計(jì)圖像邊緣檢測(cè)器可以很好的克服這個(gè)問題，是一種全新的解決方案。　　1 圖像邊緣檢測(cè)算法　　用于圖像邊緣檢測(cè)的算法很多，諸如Rorberts算子、Sobel算子、Prewitt算子、Laplaceian算子等，由于Sobel算法只涉及到加法操作，并且可以取得很
關(guān)鍵字：測(cè)試測(cè)量 FPGA 圖像邊緣檢測(cè) DSP MCU和嵌入式微處理器

FPGA與DDR3 SDRAM的接口設(shè)計(jì)

DDR3 SDRAM內(nèi)存的總線速率達(dá)到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達(dá)到2Gbits的高密度。這個(gè)架構(gòu)毫無(wú)疑問更快、更大，每比特的功耗也更低，但是如何實(shí)現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計(jì)呢？　　關(guān)鍵字：均衡（leveling）　　如果FPGA&nbs
關(guān)鍵字： FPGA DDR3 SDRAM 接口模擬IC 電源

基于MAX+plusⅡ開發(fā)平臺(tái)的EDA設(shè)計(jì)方法

MAX + plus Ⅱ是美國(guó)Altera 公司的一種EDA 軟件,用于開發(fā)CPLD 和FPGA 進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。用圖形輸入方式和文本輸入方式設(shè)計(jì)了一模60計(jì)數(shù)器,介紹了數(shù)字系統(tǒng)設(shè)計(jì)的一般方法和過程,揭示了其在數(shù)字系統(tǒng)中的重要作用。　　 EDA ( Elect ronic Design
關(guān)鍵字： MAX+plusⅡ 開發(fā)平臺(tái) EDA CPLD FPGA EDA IC設(shè)計(jì)

32位單精度浮點(diǎn)乘法器的FPGA實(shí)現(xiàn)

本文使用Altera Quartus II 4.1仿真軟件, 采用的器件是EPF10K100EQ 240 -1, 對(duì)乘法器進(jìn)行了波形仿真, 并采用0.5CMOS工藝進(jìn)行邏輯綜合。
關(guān)鍵字： FPGA 精度浮點(diǎn) 乘法器

GiDEL在最新的開發(fā)系統(tǒng)中采用Altera的Stratix FPGA系列

　　Altera宣布，GiDEL的新一代PROC算法加速板和PROCxM原型開發(fā)系統(tǒng)的PC_X8 PCI Express (PCIe)適配器采用了Stratix® II、Stratix II GX和Stratix III FPGA。高性能Altera® Stratix FPGA使GiDEL能夠在新的PCIe應(yīng)用和設(shè)計(jì)人員開發(fā)系統(tǒng)中集成更多的功能，提升系統(tǒng)性能。　　GiDEL的PROCStar III開發(fā)系統(tǒng) 　　面向基于PCIe的嵌入式處理應(yīng)用，GiDEL的PROCStar III開
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) Altera PROC FPGA MCU和嵌入式微處理器

賽靈思65nm產(chǎn)品摘取中國(guó)電子業(yè)界創(chuàng)新大獎(jiǎng)

　　賽靈思公司(Xilinx, Inc. )日前宣布其創(chuàng)新的65nm技術(shù)獲得了中國(guó)電子行業(yè)權(quán)威專家及電子設(shè)計(jì)社群的一致認(rèn)可，其業(yè)界唯一投入量產(chǎn)的65nmFPGA產(chǎn)品系列中的Virtex-5 LXT榮膺IDG集團(tuán)下屬權(quán)威電子雜志《電子設(shè)計(jì)技術(shù)》(EDN China)頒發(fā)的數(shù)字IC與可編程器件類2007年度“最佳產(chǎn)品獎(jiǎng)”, 該獎(jiǎng)項(xiàng)是EDN China年度創(chuàng)新獎(jiǎng)的最高榮譽(yù)。 2007年11月9日，EDN China雜志社在深圳舉辦的創(chuàng)新大會(huì)上授予了賽靈思公司該獎(jiǎng)項(xiàng)。　　2007年度EDN China創(chuàng)新獎(jiǎng)
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 賽靈思 FPGA IC MCU和嵌入式微處理器

使用ISE設(shè)計(jì)工具優(yōu)化FPGA的功耗

　　自從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶關(guān)注的問題。　　降低FPGA功耗是降低封裝和散熱成本、提高器件可靠性以及打開移動(dòng)電子設(shè)備等新興市場(chǎng)之門的關(guān)鍵。　　Xilinx在提供低功耗FPGA解決方案方面較有經(jīng)驗(yàn)。本文說明如何應(yīng)用計(jì)算機(jī)輔助設(shè)計(jì)(CAD)技術(shù)，如Xilinx ISE(集成軟件環(huán)境)9.2i版本軟件使功能有效降低。　　CM
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) 0710_A 雜志_技術(shù)長(zhǎng)廊 ISE FPGA MCU和嵌入式微處理器

共6410條 401/428 |‹ « 399 400 401 402 403 404 405 406 407 408 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可 [ 查看詳細(xì) ]