熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga-to-asic

fpga-to-asic 文章 最新資訊

一種基于FPGA/DSP的靈巧干擾平臺設計與實現(xiàn)

  • 引言目前，通信干擾的手段以信號大功率壓制為主，本質上屬于物理層能量干擾，存在效費比低，且容易暴露自...
  • 關鍵字： FPGA  DSP  干擾平臺  

喇叭狀鰭片設計可提高針鰭散熱片散熱效率

  • 　　近年來，尖端FPGA的功能快速發(fā)展到了前所未有的高度。但不幸的是，功能方面的快速發(fā)展也隨之加大了對散熱的需求。因此，設計人員需要更高效的散熱片來為集成電路提供足夠的降溫需求。 　　為了滿足上述需求，熱管理供應商推出了多種可提供給定容量下更強降溫效果的高性能散熱片設計方案。喇叭狀針鰭散熱器就是近年來推出的比較重要的技術之一。這種散熱器最初設計用于FPGA降溫，其具有的某些特性使之特別適用于普通FPGA環(huán)境。 　　更好的降溫和氣流管理 　　喇叭狀針鰭散熱片置有一系列圓柱形引腳。如圖1所示，這些引腳作
  • 關鍵字： 散熱  FPGA  

多路同步串口的FPGA傳輸實現(xiàn)

  • 　　引言 　　隨著集成電路技術的發(fā)展，F(xiàn)PGA和DSP以及ARM以其體積小、速度快、功耗低、設計靈活、利于系統(tǒng)集成、擴展升級等優(yōu)點，被廣泛地應用于高速數(shù)字信號傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構組成滿足實時性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應用。 　　系統(tǒng)結構 　　在DSP多路串行數(shù)據(jù)同時向ARM發(fā)送的系統(tǒng)中，因為數(shù)據(jù)通道有并行要求，應用FPGA硬件并行的特點，由FPGA并行接收多路數(shù)據(jù)，經(jīng)過緩沖后再發(fā)送至ARM進行數(shù)據(jù)的高級處理的方案，系
  • 關鍵字： 多路同步串口  FPGA  DSP  

NI宣布NI FlexRIO產(chǎn)品線增加新成員

  • 　　美國國家儀器有限公司(National Instruments，簡稱NI)于2010年2月15 日宣布NI FlexRIO產(chǎn)品線增加新成員，新增支持PXI Express的NI FlexRIO FPGA模塊和新的基帶收發(fā)適配器模塊。這些新產(chǎn)品為高速信號處理和其他自動化測試測量應用提供了優(yōu)化的解決方案，同時也是業(yè)界第一個商業(yè)現(xiàn)成可用(COTS)的兼具NI LabVIEW FPGA技術靈活性與高速可重配置I/O的PXI/PXI Express系統(tǒng)解決方案。利用新的PXI Express連接性和Peer-t
  • 關鍵字： NI  FlexRIO  FPGA  基帶  

直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設計與實現(xiàn)

  • 直擴導航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設計與實現(xiàn),　引言 　　擴頻接收機載波的同步包括捕獲和跟蹤兩個過程，載波捕獲即多普勒頻移的粗略估計通常包含在偽碼同步過程中，而精確的載波相位及多普勒頻移則通過FLL（鎖頻環(huán)）和PLL（鎖相環(huán)）跟蹤來實現(xiàn)。鎖頻環(huán)直接跟蹤載
  • 關鍵字： 設計  實現(xiàn)  FPGA  塔斯  系統(tǒng)  數(shù)字  導航  

基于FPGA設計DSP的實踐與改進

  • 當設計的系統(tǒng)需要對數(shù)字信號進行處理時，常采用通用 DSP（Digital Signal Process）處理器，這樣的設計方案通用性好，且還有各種較為成熟的 DSP算法可以參考。但是，這類方案通常是雙核設計，即采用通用控制器（MCU）加上通用 DSP處理器實現(xiàn)，在實現(xiàn)系統(tǒng)時開發(fā)的復雜程度、難度都較大，也難以滿足定制特殊處理的需要。為了解決這些問題，人們開始尋求新的設計方案，基于通用處理器加上FPGA（大規(guī)?？删庨T陣列）的架構方案逐漸成為主流，在新的方案中通用控制器完成控制和管理功能，專用的數(shù)字信號處理和組
  • 關鍵字： FPGA  DSP  實踐    

用FPGA實現(xiàn)音頻采樣率的轉換

  • 如今，即使低成本FPGA也能提供遠遠大于DSP的計算能力。目前的FPGA包含專用乘法器甚至DSP乘法/累加(MAC)模塊，能以550MHz以上的時鐘速度處理信號。不過，直到現(xiàn)在，音頻信號處理中還很少需要用到這些功能。串行實現(xiàn)千
  • 關鍵字： FPGA  音頻  采樣率  轉換    

3G移動通信中脈沖成形FIR濾波器的ASIC實現(xiàn)結構

  • 一、引言

    當今許多電信公司正密切關注著他們所致力的3G產(chǎn)品的研制和開發(fā)，例如移動終端、基站以及其它大量的網(wǎng)絡設備。無可置疑地，3G產(chǎn)品和業(yè)務已經(jīng)成為無線通信市場的主流，而其中CDMA，尤其是寬帶CDMA(W-CDM
  • 關鍵字： ASIC  實現(xiàn)  結構  濾波器  FIR  移動通信  脈沖  成形  3G  

軟件無線電技術與可重配置計算體系結構

  • 1．技術趨勢
    　　現(xiàn)代無線通信的主體是移動通信。參照ITU建議M1225，移動通信是在復雜多變的移動環(huán)境下工作的，因此必須考慮嚴重的時變和多徑傳播的影響。在現(xiàn)代無線通信系統(tǒng)中，特別是在碼分多址(CDMA)系統(tǒng)中，為了
  • 關鍵字： 計算  體系結構  配置  技術  無線電  軟件  DSP  FPGA  

優(yōu)化FPGA功耗的設計技術

  • 無論從微觀到宏觀、從延長電池壽命到減少全球變暖的溫室效應等等，各種不同因素都在迅速推動系統(tǒng)設計人員關注節(jié)能問題。一項有關設計優(yōu)先考慮事項的最新調查指出，大部分工程師已把功耗排在首位，或者是將其緊跟在
  • 關鍵字： FPGA  功耗  設計技術    

多天線多載波的數(shù)字上下變頻的FPGA實現(xiàn)

Altera 40-nm Arria II GX FPGA轉入量產(chǎn)

  • 　　Altera公司今天宣布，開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應用，為用戶提供了低功耗、低成本和高性能FPGA解決方案。廣播、無線和固網(wǎng)市場等多種大批量應用目前廣泛采用了Arria II GX FPGA。 　　Arria II GX FPGA現(xiàn)在量產(chǎn)發(fā)售EP2AGX45和EP2AGX65，它們分別具有45K邏輯單元(LE)和65K LE。對于接入設備、遠程射頻前端、HD視頻攝像機和保密設備等低成本
  • 關鍵字： Altera  40納米  Arria  FPGA  

賽靈思發(fā)布28納米FPGA平臺 推進可編程技術

  • 賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。 據(jù)悉，目前過高的ASIC設計和制造成本、快速演化的相關標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經(jīng)濟不景氣且員工數(shù)量減少的狀況相互交織，令當前的現(xiàn)實環(huán)境雪上加霜，迫使電子產(chǎn)品設計人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術勢在必行的重要驅動因素。 同時，功耗管理及其對系統(tǒng)成本和性能的影響也是當前電子系統(tǒng)設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗
  • 關鍵字： Xilinx  FPGA  

三星擴大和賽靈思合作28納米制程

  • 據(jù)韓聯(lián)社(Yonhap)報導，全球最大計算機存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴大代工合作協(xié)議，進展至28奈米制程。 在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術制造可編程邏輯芯片(FPGA)裝置。  
  • 關鍵字： 三星電子  28納米  FPGA  

基于FPGA實現(xiàn)DSP與RapidIO網(wǎng)絡互聯(lián)

  • 本文首先簡單的介紹了總線的發(fā)展，從而引出一種新型的串行點對點交換結構RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個RapidIO IP 上，從而實現(xiàn)了DSP與RapidIO 網(wǎng)絡的互聯(lián)。
  • 關鍵字： RapidIO  網(wǎng)絡互聯(lián)  DSP  實現(xiàn)  FPGA  基于  RapidIO  
共6814條 343/455 |‹ « 341 342 343 344 345 346 347 348 349 350 » ›|

fpga-to-asic介紹

您好，目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條，闡述對fpga-to-asic的理解，并與今后在此搜索fpga-to-asic的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA-to-ASIC    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473