熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

中斷在TMS320C54x系列DSP中的應用

  • 中斷在TMS320C54x系列DSP中的應用 南京東南大學信息處理與應用工程研究中心(210096) 朱繼紅 于東海 鄒采榮  　　摘　要：詳細分析了TMS320C54x系列DSP的中斷機制，以及在擴展地址模式下中斷控制所具有的一些特點，并給出了DSP/BIOS下中斷的管理。 　　關鍵詞：中斷 中斷向量表 TMS320C54x DSP/BIOS DSP 　　中斷是嵌入式芯片的靈魂，這是因為多數(shù)嵌入式系統(tǒng)對實時性都有很高的要求，即對出現(xiàn)事件的響應要極為迅速。中斷與軟件查詢方式相比有著更高的執(zhí)行
  • 關鍵字： DSP  DSP/BIOS  TMS320C54x  中斷  中斷向量表  

高速數(shù)字串行加法器及其應用

  • 高速數(shù)字串行加法器及其應用 深圳南山區(qū)科技園中興通訊IC開發(fā)一部(518057)　鐘信潮上海盛立亞光網(wǎng)絡系統(tǒng)有限公司　薛小剛深圳南山區(qū)科技園中興通訊3G開發(fā)(518057)　王 誠   　　摘　要：與傳統(tǒng)加法器相比，數(shù)字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點。介紹了數(shù)字串行加法器的原理，說明了該加法器在FPGA上的實現(xiàn)要點及其在匹配濾波器設計中的應用。 　　關鍵詞：加法器　位并行　數(shù)字串行　FPGA　匹配濾波器 　　與傳統(tǒng)DSP相比，定制DSP具有速度更高、設計靈活、易于更改
  • 關鍵字： FPGA  加法器  匹配濾波器  數(shù)字串行  位并行  

基于DSP CCS 2.2實現(xiàn)指紋識別預處理系統(tǒng)

  • 基于DSP CCS 2.2實現(xiàn)指紋識別預處理系統(tǒng) 趙慧民1, 朱 立2(1. 佛山科學技術學院 機電學院,廣東 佛山 528000;2. 佛山科學技術學院 信息中心,廣東 佛山 528000)   　　摘　要：介紹了采用TI公司的高速DSP芯片TMS320VC5402的指紋識別系統(tǒng)的預處理算法和編程實現(xiàn)。算法實現(xiàn)采用的DSP集成開發(fā)環(huán)境(IDE)為CCS 2.2。通過采用極值濾波、平滑濾波、拉普拉斯銳化、二值化等對指紋圖像進行預處理,取得了良好的試驗結(jié)果。 　　關鍵詞：指紋識別 DSP
  • 關鍵字： 2.2  CCS  DSP  TMS320VC5402  指紋識別  

基于DSP的精密半導體激光驅(qū)動電源系統(tǒng)

  • 引言 目前，半導體激光(LD)已廣泛應用于通信、信息檢測、醫(yī)療和精密加工與軍事等許多領域。激光電源是激光裝置的重要組成部分，其性能的好壞直接影響到整個激光器裝置的技術指標。本設計采用受DSP控制的恒流源來為半導體激光器提供電流，在電路中，利用負反饋原理，控制復合功率調(diào)整管輸出電流，以達到穩(wěn)定輸出電流的目的。該系統(tǒng)采用電路設計和程序控制算法設計相結(jié)合的方法，從多方面對半導體激光器的工作狀態(tài)進行實時檢測和控制，使系統(tǒng)的性能得到很大的改善和提高，有效解決了半導體激光器工作的準確、穩(wěn)定和可靠性
  • 關鍵字： DSP  單片機  電源  激光  精密半導體  嵌入式系統(tǒng)  模擬IC  電源  

利用Virtex-5 FPGA實現(xiàn)更高的性能

  • 在FPGA系統(tǒng)設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx® 的Virtex™-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric™技術。以針對邏輯和算術功能的量化預期性能改進為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯嶋H客戶設計的基準將說明Virtex-5ExpressFabric技術性能平均比前一
  • 關鍵字： FPGA  Virtex-5  單片機  嵌入式系統(tǒng)  

利用Xilinx Platform Studio工具套件，快速、便捷地生成 BSP

  • 具有嵌入式處理器的 平臺 FPGA 為您提供前所未有的靈活性、集成度和高性能。目前，在單個可編程邏輯設備中開發(fā)極其復雜且高度定制化的嵌入式系統(tǒng)已成為可能。 隨著芯片性能的不斷增加，如何使設計方法始終高效、多產(chǎn)，成為人們面臨的主要挑戰(zhàn)。嵌入式系統(tǒng)開發(fā)的關鍵活動之一是開發(fā)板支持包 (BSP)。利用 BSP，可以使嵌入式軟件應用程序成功地初始化，并與連接到處理器的硬件資源進行通信。典型的 BSP 組件包括引導代碼、設備驅(qū)動程序代碼和
  • 關鍵字： FPGA  PowerPC  處理器的Virtex  單片機  嵌入式系統(tǒng)  

DSP在DSA70000系列示波器中的新應用

  • 泰克 DSA70000 新型示波器采用了一系列創(chuàng)新的數(shù)字信號處理（DSP）技術，以增強頻率和相位響應、通道匹配性、探頭系統(tǒng)性能、信噪比表現(xiàn)及其他重要技術特性，從而令整個示波器數(shù)據(jù)采集系統(tǒng)均隨之受益。
  • 關鍵字： 應用  示波器  系列  DSA70000  DSP  

SYNPLICITY CERTIFY軟件全面支持XILINX VIRTEX-5 FPGA簡化ASIC原型驗證過程

  • 　　Synplicity宣布其Certify® ASIC RTL 原型設計軟件增強了對 Xilinx Virtex™-5 系列的 65 納米 FPGA 的支持。Certify 軟件是業(yè)界首款支持多個 FPGA 進行 ASIC 原型設計的產(chǎn)品。Certify 工具將多芯片分組技術與業(yè)界一流的 FPGA 綜合技術
  • 關鍵字： ASIC原型驗證  CERTIFY軟件  FPGA  SYNPLICITY  VIRTEX-5  XILINX  單片機  嵌入式系統(tǒng)  

Synplicity的DSP綜合平臺于2006年得到大幅發(fā)展

  • 　Synplicity宣布其ESL 平臺，即Synplify DSP 綜合解決方案的采用率（銷售量）在 2006 年翻了一番有余，尤其在工業(yè)、軍事/航空領域大受歡迎。Synplicity 認為DSP 綜合平臺快速發(fā)展的主要原因在于：公司擁有獨特的真正 DSP 綜合技術，Synplify® DSP 綜合優(yōu)化引擎得到了不斷發(fā)展和支持更多工業(yè)與軍事/航空領域中常用功能的IP。Synplicity
  • 關鍵字： DSP  Synplicity  單片機  發(fā)展  嵌入式系統(tǒng)  綜合平臺  

利用Virtex-5 FPGA實現(xiàn)更高性能的方法

  • 在FPGA系統(tǒng)設計中，要達到性能最大化需要平衡具有混合性能效率的元器件，包括邏輯構(gòu)造(fabric)、片上存儲器、DSP和I/O帶寬。在本文中，我將向你解釋怎樣能在追求更高系統(tǒng)級性能的過程中受益于Xilinx? 的Virtex?-5 FPGA構(gòu)建模塊，特別是新的ExpressFabric?技術。以針對邏輯和算術功能的量化預期性能改進為例，我將探究ExpressFabric架構(gòu)的主要功能?；趯嶋H客戶設計的基準將說明Virtex-5ExpressFabric技術性能平均比前一代Virtex-4 FPGA要高
  • 關鍵字： FPGA  Virtex-5  單片機  邏輯構(gòu)造  嵌入式系統(tǒng)  

可重構(gòu)計算技術將漸入民用領域

  • ??? 可重構(gòu)計算（Reconfigurable Computing） 技術是指在軟件的控制下，利用系統(tǒng)中的可重用資源（如FPGA等可重構(gòu)邏輯器件），根據(jù)應用的需要重新構(gòu)造一個新的計算平臺，達到接近專用硬件設計的高性能。它避免了微處理器計算模式因為取指、譯碼等步驟導致的性能損失，同時也消除了專用集成電路（ASIC）計算模式因為前期設計制造的復雜過程帶來的高代價和不可重用等缺陷。???? 從某種意義上來說，可重構(gòu)計算技術并不是什么新技術，
  • 關鍵字： FPGA  可重構(gòu)計算  嵌入式  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應用

  • 引言 車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 FIR濾波的原理及實現(xiàn) 本文采用FIR數(shù)字濾波，其原理如公式1所示。 Y(n)= (1) 其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信號，
  • 關鍵字： FIR算法  FPGA  動態(tài)稱重儀  汽車電子  汽車電子  

低功耗FPGA設計技術

  • 一、前言　　 　　 隨著系統(tǒng)功率預算的不斷緊縮，迫切需要新型低功率元器件。對通信基礎設施而言，電路板冷卻、機箱體積小型化以及系統(tǒng)可靠性在系統(tǒng)設計中都起著重要的作用。對e-應用，電池壽命、熱耗散和小體積尺寸是主要的設計難點。選用智能器件，輔以正確的設計技巧增加了符合功率預算的可能性。盡管可編程邏輯器件（PLD）有很好的性能，然而卻以犧牲功耗為代價。Actel公司的抗熔斷型FPGA提供低功耗且高性能應用的理想解決方案。本文涵蓋Actel eX系列以及SX/SX-A系列器件，詳細描述了器件的結(jié)構(gòu)特點與設計技巧。
  • 關鍵字： FPGA  低功耗  

賽靈思推出系統(tǒng)性能最高、編譯時間最快的ISE WEBPACK 9.1i設計套件

  • 可免費下載并同時支持Windows和Linux平臺的設計套件，能降低平均10%的動態(tài)功耗并提供擴展的FPGA器件支持      2007年1月30日，北京 - 全球領先的可編程邏輯解決方案提供商賽靈思公司(Xilinx, Inc.) (NASDAQ:XLNX) 日前宣布推出最新版本、可免費下載的邏輯設計套件——集成軟件環(huán)境 (ISE™) WebPACK™ 9.1i，目前用戶可立即下載使用。這一新版本包含了使用廣泛的賽靈思 ISE Foundatio
  • 關鍵字： FPGA  Linux  Windows  

FPGA與CPLD的區(qū)別

  • 管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點:①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構(gòu),而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。②ＣＰＬＤ的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預測的,而ＦＰＧＡ的分段式布線結(jié)構(gòu)決定了其延遲的不可預測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過
  • 關鍵字： CPLD  FPGA  
共9913條 624/661 |‹ « 622 623 624 625 626 627 628 629 630 631 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473