EEPW首頁(yè) >>
主題列表 >>
fpga+dsp
fpga+dsp 文章 最新資訊
汽車信息娛樂(lè)系統(tǒng)FM/AM調(diào)諧器及音頻DSP創(chuàng)新方案
- 現(xiàn)如今的汽車信息娛樂(lè)系統(tǒng)中充分體現(xiàn)了創(chuàng)新、卓越的汽車工程技術(shù)，系統(tǒng)已由最初的汽車收音機(jī)演變成集視聽(tīng)娛樂(lè)、車載通訊、導(dǎo)航、網(wǎng)絡(luò)控制等功能集于一身的綜合性多媒體車載電子系統(tǒng)。而調(diào)諧器及音頻數(shù)字信號(hào)處理器（
- 關(guān)鍵字： DSP FM AM 汽車信息娛樂(lè)系統(tǒng)
DSP片外高速海置SDRAM存儲(chǔ)系統(tǒng)設(shè)計(jì)方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP 存儲(chǔ)系統(tǒng) SDRAM
采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)
- 采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì),1 前言 針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來(lái)改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序?！ ? 硬件設(shè)計(jì) 這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV
- 關(guān)鍵字： 存儲(chǔ) 設(shè)計(jì) 數(shù)據(jù) 大容量 FPGA SRAM 采用
采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì)
- 采用上位機(jī)與FPGA開(kāi)發(fā)板的光纖通道接口適配器設(shè)計(jì),隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊粋€(gè)關(guān)
- 關(guān)鍵字： 接口 適配器 設(shè)計(jì) 通道 光纖 上位 FPGA 開(kāi)發(fā) 采用
DSP芯片TMS320C6712外部?jī)?nèi)存自引導(dǎo)功能的實(shí)現(xiàn)代碼
- DSP芯片TMS320C6712外部?jī)?nèi)存自引導(dǎo)功能的實(shí)現(xiàn)代碼,TMS320C6000系列與TMS320C54系列的引導(dǎo)方式有很大差別。在開(kāi)發(fā)應(yīng)用TMS320C6000系列DSP時(shí)，許多開(kāi)發(fā)者，尤其是初涉及者對(duì)DSP ROM引導(dǎo)的實(shí)現(xiàn)有些困難，花費(fèi)許多時(shí)間和精力摸索。筆者結(jié)合開(kāi)發(fā)實(shí)例，介紹了實(shí)現(xiàn)外部存儲(chǔ)器
- 關(guān)鍵字： 功能 實(shí)現(xiàn) 代碼 引導(dǎo) 內(nèi)存 芯片 TMS320C6712 外部 DSP
FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用
- FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語(yǔ)及使用,FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)
- 關(guān)鍵字： Xilinx 器件 使用 相關(guān) 資源 全局 時(shí)鐘 FPGA
FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹
- FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法： 傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過(guò)調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫(kù)，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過(guò)網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
- 關(guān)鍵字： 缺點(diǎn) 介紹 及其 方法 自上而下 設(shè)計(jì) FPGA/EPLD
基于DSP系統(tǒng)模型建立和設(shè)定實(shí)現(xiàn)最佳模擬設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 系統(tǒng)模型 DSP 最佳模擬
量身訂制的DSP元件設(shè)計(jì)方案
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 設(shè)計(jì)策略 DSP 量身訂制
fpga+dsp介紹
您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473