fpga+dsp 文章 最新資訊
視頻跟蹤算法在Davinci SOC上的實現(xiàn)與優(yōu)化
- 引言 目標跟蹤作為計算機視覺的一個極具挑戰(zhàn)性的研究任務(wù)，已被廣泛的應(yīng)用在人機交互、智能監(jiān)控、醫(yī)學(xué)圖像處理等領(lǐng)域中。目標跟蹤的本質(zhì)是在圖像序列中識別出目標的同時對其進行精確定位。為了克服噪聲、遮擋、背景的改變等對目標識別帶來的困難，出現(xiàn)了很多的跟蹤算法。 因為目標跟蹤算法需要處理的數(shù)據(jù)量大、運算復(fù)雜，需要性能強大的處理器才能實時處理。我們選用TI推出的最新產(chǎn)品TMS320DM6446實現(xiàn)算法。TMS320DM6446是一款高度集成的片上系統(tǒng)，集成了可以運行頻率高達594MHz的C64x+ D
- 關(guān)鍵字： DSP Davinci SOC
解讀達芬奇技術(shù)
- 達芬奇技術(shù)是一種數(shù)字圖像、視頻、語音、音頻信號處理的新平臺，一經(jīng)推出，就受到熱烈歡迎，以其為基礎(chǔ)的應(yīng)用開發(fā)層出不窮。該技術(shù)是一種內(nèi)涵豐富的綜合體，包含達芬奇處理器、軟件、開發(fā)環(huán)境、算法庫和其他技術(shù)支持等。正因為涉及的技術(shù)面廣，因此有比較高的技術(shù)門檻。 前言 數(shù)字視頻技術(shù)無疑將重塑整個電子行業(yè)的面貌。當然，數(shù)字視頻技術(shù)也正在使我們的視頻體驗、傳輸以及交互方式發(fā)生著深刻的變化。 其已開始進入我們的汽車、計算機、移動電話以及網(wǎng)絡(luò)。 不過，帶來高品質(zhì)的娛樂享受僅是精彩剛剛開始! 過去，工程師
- 關(guān)鍵字： 達芬奇技術(shù) DSP
達芬奇技術(shù)簡化數(shù)字視頻設(shè)計
- 數(shù)字視頻技術(shù)無疑將重塑整個電子行業(yè)的面貌。當然，數(shù)字視頻技術(shù)也正在使我們的視頻體驗、傳輸以及交互方式發(fā)生著深刻的變化，開始進入汽車、計算機、移動電話及網(wǎng)絡(luò)。過去，工程師們在實施數(shù)字視頻時選擇非常有限，硬連線以及基于ASIC的方案總是限制著器件的用途、功能，以及它們的自適應(yīng)性;雖然專用器件的靈活性稍高于ASIC，但是，面對日新月異的多媒體標準與應(yīng)用，它們的效用仍然很有限;而且缺少具有足夠性能、成本足夠低、靈活性足夠高的數(shù)字視頻開發(fā)平臺。 為了解決這些難題，德州儀器公司提供了一種很好的解決方案，即基
- 關(guān)鍵字： 達芬奇 DSP ARM9
基于OMAP的設(shè)計匯總，包括示波器、監(jiān)護儀、人機接口等
- 德州儀器 (TI) 公司的開放式多媒體應(yīng)用平臺OMAP(Open Multimedia Application Platform)是一種為滿足移動多媒體信息處理及無線通信應(yīng)用開發(fā)出來的高性能、高集成度嵌入式處理器。本文介紹基于OMAP經(jīng)典設(shè)計匯總，供大家參考。 OMAP5912雙核通信及其數(shù)字音頻系統(tǒng)實現(xiàn) OMAP平臺因其特有的雙核結(jié)構(gòu)，廣泛應(yīng)用于實時多媒體影音數(shù)據(jù)處理、語音識別系統(tǒng)、網(wǎng)絡(luò)通信等領(lǐng)域。筆者以O(shè)MAP5912平臺的數(shù)字音頻系統(tǒng)為例介紹雙核通信的具體應(yīng)用，希望能對使用OMAP的
- 關(guān)鍵字： OMAP 示波器 DSP
基于OMAP的無線傳感網(wǎng)節(jié)點處理器的設(shè)計與實現(xiàn)
- 無線傳感網(wǎng)絡(luò)是計算技術(shù)、通信技術(shù)和傳感器技術(shù)相結(jié)合的產(chǎn)物。傳感網(wǎng)應(yīng)用場合非常廣泛，節(jié)點也可以搭載不同類型的傳感器。當節(jié)點自身搭載的傳感器為震動、磁傳感器時，采集到的數(shù)據(jù)量較小，處理簡單，目前的傳感網(wǎng)節(jié)點(如Mica節(jié)點)就可以滿足需要。但當節(jié)點集成圖像傳感器、紅外傳感器等大數(shù)據(jù)量傳感器對傳感數(shù)據(jù)網(wǎng)絡(luò)的實時要求相當高時，現(xiàn)有的節(jié)點受處理及存儲能力的限制無法滿足要求。 本文主要分析在設(shè)計較高處理及存儲能力傳感節(jié)點時，如何滿足傳感網(wǎng)節(jié)點低功耗和高處理能力間的平衡關(guān)系，并介紹基于OMAP處理器的節(jié)點處理
- 關(guān)鍵字： OMAP DSP
FPGA時序約束的6種方法
- 對自己的設(shè)計的實現(xiàn)方式越了解，對自己的設(shè)計的時序要求越了解，對目標器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計的時序約束目標就會越清晰，相應(yīng)地，設(shè)計的時序收斂過程就會更可控。 下文總結(jié)了幾種進行時序約束的方法。按照從易到難的順序排列如下： 0.核心頻率約束 這是最基本的，所以標號為0. 1.核心頻率約束+時序例外約束 時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時序約束
- 關(guān)鍵字： FPGA 時序約束
從硬件角度討論FPGA開發(fā)框架
- FPGA采用了邏輯單元陣列概念，內(nèi)部包括可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個部分。每一塊FPGA芯片都是由有限多個帶有可編程連接的預(yù)定義源組成來實現(xiàn)一種可重構(gòu)數(shù)字電路。 長久以來新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。 鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開發(fā)流程來處理FPGA設(shè)計比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計缺陷而不得不進行費時費錢的設(shè)計修改，而且該缺陷還可能對項目進度計劃、成本和質(zhì)量造成災(zāi)
- 關(guān)鍵字： FPGA
【從零開始走進FPGA】美好開始——我流啊流啊流
- 按照基于Windows的語言(C、C++、C#)等編程語言的初學(xué)入門教程，第一個歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個例程：流水燈，一切美好的開始。 本章將會在設(shè)計代碼的同時，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過多的累贅描述。 一、Step By Step 建立第一個工程 (1)建立第一個工程，F(xiàn)ile-New-New
- 關(guān)鍵字： FPGA Quartus II
基于FPGA的跨時鐘域信號處理——MCU
- 說到異步時鐘域的信號處理，想必是一個FPGA設(shè)計中很關(guān)鍵的技術(shù)，也是令很多工程師對FPGA望而卻步的原因。但是異步信號的處理真的有那么神秘嗎?那么就讓特權(quán)同學(xué)和你一起慢慢解開這些所謂的難點問題，不過請注意，今后的這些關(guān)于異步信號處理的文章里將會重點從工程實踐的角度出發(fā)，以一些特權(quán)同學(xué)遇到過的典型案例的設(shè)計為依托，從代碼的角度來剖析一些特權(quán)同學(xué)認為經(jīng)典的跨時鐘域信號處理的方式。這些文章都是即興而寫，可能不會做太多的分類或者歸納，也有一些特例，希望網(wǎng)友自己把握。 另外，關(guān)于異步時鐘域的話題，推薦大家
- 關(guān)鍵字： FPGA MCU
跨越鴻溝：同步世界中的異步信號
- 只有最初級的邏輯電路才使用單一的時鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來的挑戰(zhàn)，即跨越多個時鐘域的數(shù)據(jù)移動，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當信號從一個時鐘域傳送到另一個時鐘域時，出現(xiàn)在新時鐘域的信號是異步信號。 在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計中，許多軟件程序可以幫助工程師建立幾百萬門的電路，但這些程序都無法解決信號同步問題。設(shè)計者需要了解可靠的設(shè)計技巧，以減少電路在跨時鐘域通信時的故障風(fēng)險。 基礎(chǔ) 從事多時鐘設(shè)計的第一
- 關(guān)鍵字： FPGA 異步信號 FIFO
零基礎(chǔ)學(xué)FPGA（十）初入江湖之i2c通信
- 相信學(xué)過單片機的同學(xué)對I2C總線都不陌生吧，今天我們來學(xué)習(xí)怎么用verilog語言來實現(xiàn)它，并在FPGA學(xué)習(xí)版上顯示。 i2c總線在近年來微電子通信控制領(lǐng)域廣泛采用的一種新型的總線標準，他是同步通信的一種特殊方式，具有接口少，控制簡單，器件封裝形式小，通信速率高等優(yōu)點。在主從通信中，可以有多個i2c總線器件同時接到i2c總線上，所有與i2c兼容的器件都有標準的接口，通過地址來識別通信對象，使他們可以經(jīng)由i2c總線互相直接通信。 i2c總線由兩條線控制，一條時鐘線SCL，一條數(shù)據(jù)線SDA，這
- 關(guān)鍵字： FPGA i2c verilog
智能醫(yī)療成風(fēng)口 IC設(shè)計企業(yè)如何站位？
- 市場研究機構(gòu)ICInsights最新報告稱，中國IC設(shè)計企業(yè)在2014年全球前五十無晶圓廠IC供應(yīng)商排行榜上占據(jù)9個席位。這9家廠商包括海思、展訊、大唐微、南瑞智芯、華大、中興、瑞芯微、銳迪科、全志。而2009年只有1家企業(yè)入圍，這表明中國無晶圓廠IC產(chǎn)業(yè)確實成長顯著。 然而，上述9家入圍企業(yè)中，有5家都聚焦于目前最熱門的智能手機市場。當然，這些年智能手機終端產(chǎn)業(yè)確實增長迅速，也為中國IC設(shè)計提供了發(fā)展空間和機遇。但我國擁有的是全球最大的信息消費市場，每年進口集成電路產(chǎn)品超過2000億美元，對I
- 關(guān)鍵字： 海思 展訊 FPGA
FPGA時序約束的6種方法
- 對自己的設(shè)計的實現(xiàn)方式越了解，對自己的設(shè)計的時序要求越了解，對目標器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計的時序約束目標就會越清晰，相應(yīng)地，設(shè)計的時序收斂過程就會更可控。 下文總結(jié)了幾種進行時序約束的方法。按照從易到難的順序排列如下： 0.核心頻率約束 這是最基本的，所以標號為0. 1.核心頻率約束+時序例外約束 時序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時序約束
- 關(guān)鍵字： FPGA 時序約束
零基礎(chǔ)學(xué)FPGA（九）牛刀小試——串行口通信電路設(shè)計
- 以前在學(xué)單片機的時候，覺得串口通信其實很簡單，只要一個指令數(shù)據(jù)就能輕易的接收或者發(fā)送。前幾天試著用FPGA實現(xiàn)，發(fā)現(xiàn)里面的學(xué)問還不少，并沒有想象的那么簡單。當然代碼肯定是參考別人的，不過我還是認真研究了整段代碼的，下面的程序就是我在看懂了別人代碼后自己敲的，花了也不少時間，理解的也差不多，下面我就在這里給那些和我一樣的初學(xué)者介紹一下吧，解釋的不對的地方還望各位大神指正，大家好一起學(xué)習(xí)~ 1、頂層模塊 寫程序都一樣，不能多有的程序都寫在一個模塊里，那樣看起來很麻煩，出了錯誤也不好維護，對于一
- 關(guān)鍵字： FPGA 狀態(tài)機
【從零開始走進FPGA】路在何方——Verilog快速入門
- 一、關(guān)于HDL 1. HDL簡介 HDL ： Hardware Discription Language 硬件描述語言，即描述FPGA/CPLD內(nèi)部邏輯門的工作狀態(tài)，來實現(xiàn)一定電路。 隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。目前硬件描述語言有VHDL、Verilog、Superlog、System C、Cynlib C++、C Level等。 各種語言有各種優(yōu)勢，根據(jù)業(yè)界應(yīng)用而定。 2. VHDL和Verilog區(qū)別 在業(yè)界，VHDL和Veri
- 關(guān)鍵字： FPGA Verilog
fpga+dsp介紹
您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。 創(chuàng)建詞條
fpga+dsp電路
fpga+dsp相關(guān)帖子
fpga+dsp資料下載
fpga+dsp專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473