熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

基于FPGA控制的LED漢字滾動顯示器設(shè)計

  • 現(xiàn)了基于FPGA硬件及VHDL語言設(shè)計的LED點陣漢字滾動顯示，可通過按鍵選擇，控制其滾動方式：左移或者右移及上移或者下移等。闡述了LED點陣顯示漢字的原理，給出了點陣漢字滾動顯示控制器的原理圖、部分VHDL源程序及時序仿真圖并進行了詳細的分析，提出了系統(tǒng)擴展成實現(xiàn)16×16點陣漢字滾動的改動思路。
  • 關(guān)鍵字： FPGA  LED  漢字  滾動顯示    

基于FPGA的三軸伺服控制器設(shè)計與實現(xiàn)

  • 針對某機載三軸運動平臺的高精度伺服控制要求，設(shè)計了基于FPGA的伺服控制器。重點對硬件中的控制模塊、驅(qū)動模塊、通信模塊和軟件中的中斷、復(fù)位、A／D轉(zhuǎn)換等子程序進行了設(shè)計與實現(xiàn)。尤其是在驅(qū)動模塊設(shè)計中，詳細探討了力矩電機的反饋環(huán)節(jié)參數(shù)給定模式。通過后續(xù)的仿真測試，驗證了該三軸伺服控制器的有效性。
  • 關(guān)鍵字： FPGA  伺服  制器設(shè)計    

MIPS科技獲《電子產(chǎn)品世界》主辦的2010年“嵌入式系統(tǒng)編輯推薦‘最佳IP’獎”

  • 　　為數(shù)字消費、家庭網(wǎng)絡(luò)、無線、通信和商業(yè)應(yīng)用提供業(yè)界標準處理器架構(gòu)與內(nèi)核的領(lǐng)導(dǎo)廠商美普思科技公司(MIPS Technologies, Inc., 納斯達克代碼：MIPS)宣布其最新的 MIPS32TM M14K™ 可合成處理器內(nèi)核系列榮獲“2010年嵌入式系統(tǒng)編輯推薦獎的“最佳 IP”獎項。該年度評獎由中國最重要的嵌入式技術(shù)雜志《電子產(chǎn)品世界》主辦，由中國計算機基礎(chǔ)嵌入式系統(tǒng)技術(shù)委員會(微機專業(yè)委員會)、中國半導(dǎo)體行業(yè)協(xié)會(China Semicondu
  • 關(guān)鍵字： MIPS  嵌入式系統(tǒng)  IP  

一種基于FPGA的?？臻g管理器的研究和設(shè)計

  • 航空航天、工業(yè)控制、汽車電子和核電站建設(shè)等領(lǐng)域的高速發(fā)展，對嵌入式操作系統(tǒng)實時性的要求越來越高。同...
  • 關(guān)鍵字： FPGA  ?？臻g管理  中斷嵌套棧  任務(wù)棧  

一種基于FPGA的溫度自動控制系統(tǒng)研究設(shè)計

  • 溫度控制系統(tǒng)應(yīng)用廣泛，溫度是一個重要而普遍的熱工參數(shù)。常規(guī)的溫度控制方法是設(shè)定一個溫度范圍，超出設(shè)定...
  • 關(guān)鍵字： FPGA  溫度自動控制  傳感器  LM35  

賽靈思與VSofts演示基于賽靈思FPGA的低延時實時H.264/AVC-I IP核壓縮解決方案

  • 　　球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強大功能：能實現(xiàn)超低延時，且其現(xiàn)場可編程門陣列 (FPGA) 實施方案不僅符合國際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標準，而且還支持業(yè)界標準的編解碼器，能在實時視頻廣播應(yīng)用中確保源視頻到編碼視頻的最小延遲。 　　VSofts 市場營銷副總裁 Felix Nemirovsky
  • 關(guān)鍵字： 賽靈思  FPGA  IP核  

NI全新高通道數(shù)擴展機箱幫助LabVIEW FPGA和C系列產(chǎn)品擴展I/O數(shù)

  • 　　美國國家儀器有限公司(National Instruments，簡稱NI)近日發(fā)布NI 9157和NI 9159 MXI-Express RIO機箱，以及NI 9148以太網(wǎng)RIO機箱，這三款新產(chǎn)品在現(xiàn)有的NI 9144 EtherCAT機箱基礎(chǔ)上，進一步擴展了NI基于各種總線的高通道數(shù)擴展機箱系列產(chǎn)品。利用NI可重配置I/O(RIO)技術(shù)，這些機箱將基于現(xiàn)場可編程門陣列(FPGA)的硬件和C系列I/O應(yīng)用到了需要數(shù)百甚至數(shù)千通道數(shù)的應(yīng)用。每一個擴展機箱含有一個可用NI LabVIEW FPGA模塊編
  • 關(guān)鍵字： NI  FPGA  LabVIEW  

基于FPGA的DDS設(shè)計及實現(xiàn)

  • 針對DDS頻率轉(zhuǎn)換時間短，分辨率高等優(yōu)點，提出了基于FPGA芯片設(shè)計DDS系統(tǒng)的方案。該方案利用A1tera公司的QuartusⅡ開發(fā)軟件，完成DDS核心部分即相位累加器和ROM查找表的設(shè)計，可得到相位連續(xù)、頻率可變的信號，并通過單片機配置FPGA的E2PROM完成對DDS硬件的下載，最后完成每個模塊與系統(tǒng)的時序仿真。經(jīng)過電路設(shè)計和模塊仿真，驗證了設(shè)計的正確性。由于FPGA的可編程性，使得修改和優(yōu)化DDS的功能非常快捷。
  • 關(guān)鍵字： FPGA  DDS    

Actel FPGA現(xiàn)可配合加密內(nèi)核對抗DPA攻擊

  • 　　愛特公司(Actel CorporaTIon) 宣布其多種FPGA產(chǎn)品現(xiàn)可搭配使用加密內(nèi)核，對抗差分功率分析(differential Power analysis, DPA)攻擊。采用SmartFusion、Fusion、ProASIC3和 IGLOO的設(shè)計人員現(xiàn)可通過使用IP Cores公司(IP Cores, Inc.)的AES、GCM或ECC IP內(nèi)核，保護其密鑰不受DPA攻擊。IP Cores是專業(yè)提供主要用于安全和加密領(lǐng)域的半導(dǎo)體用IP內(nèi)核的供應(yīng)商，而這些內(nèi)核則是首次商業(yè)化地用于FPGA的
  • 關(guān)鍵字： Actel  FPGA  

球形檢測器在空分復(fù)用MIMO通信系統(tǒng)中的應(yīng)用及FPGA實現(xiàn)

  • 　空分復(fù)用 (SDM) MIMO 處理可顯著提高頻譜效率，進而大幅增加無線通信系統(tǒng)的容量。空分復(fù)用 MIMO 通信系統(tǒng)作為一種能夠大幅提升無線系統(tǒng)容量和連接可靠性的手段，近來吸引了人們的廣泛關(guān)注?！　IMO 無線系統(tǒng)最
  • 關(guān)鍵字： 系統(tǒng)  應(yīng)用  FPGA  實現(xiàn)  通信  MIMO  檢測  空分  復(fù)用  球形  

IP防護等級系統(tǒng)代碼注釋

  • 　　IP防護等級　　IP(INGRESS PROTECTION)防護等級系統(tǒng)是由IEC(INTERNATIONAL ELECTROTECHNICAL COMMISSION)所起草。將電器依其防塵防濕氣之特性加以分級。這里所指的外物含工具，人的手指等均不可接觸到電器內(nèi)之帶
  • 關(guān)鍵字： 代碼  注釋  系統(tǒng)  等級  防護  IP  

局域網(wǎng)IP沖突問題的解決方案

  • 　　網(wǎng)絡(luò)簡介　　作為典型的企業(yè)網(wǎng)架構(gòu)，本單位網(wǎng)絡(luò)拓撲結(jié)構(gòu)大致分為三級，并全部采用北電產(chǎn)品。第一級由ATM交換機組成，網(wǎng)絡(luò)服務(wù)器、多媒體工作站等工作在主干網(wǎng)絡(luò)上，第二級由大量的以太網(wǎng)交換機構(gòu)成，對第三級桌面
  • 關(guān)鍵字： 解決方案  問題  沖突  IP  局域網(wǎng)  

基于Java的FPGA可編程嵌入式系統(tǒng)

  • 基于Java的FPGA可編程嵌入式系統(tǒng),　　傳統(tǒng)的嵌入式產(chǎn)品只能實現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個問題，本文設(shè)計并實現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng)，以實現(xiàn)系統(tǒng)對多種本地應(yīng)用和網(wǎng)絡(luò)的
  • 關(guān)鍵字： 嵌入式  系統(tǒng)  可編程  FPGA  Java  基于  

FPGA/CPLD狀態(tài)機的穩(wěn)定性設(shè)計

  • FPGA/CPLD狀態(tài)機的穩(wěn)定性設(shè)計,　　隨著大規(guī)模和超大規(guī)模FPGA/CPLD器件的誕生和發(fā)展,以HDL(硬件描述語言)為工具、FPGA/CPLD器件為載體的EDA技術(shù)的應(yīng)用越來越廣泛.從小型電子系統(tǒng)到大規(guī)模SOC(Systemonachip)設(shè)計,已經(jīng)無處不在.在FPGA/CPLD設(shè)計中,狀
  • 關(guān)鍵字： 設(shè)計  穩(wěn)定性  狀態(tài)  FPGA/CPLD  
共7155條 335/477 |‹ « 333 334 335 336 337 338 339 340 341 342 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473