熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga ip

fpga ip 文章 最新資訊

一種新的嵌入式Simplified TCP/IP協(xié)議棧的研究與實(shí)現(xiàn)

  • 一種新的嵌入式Simplified TCP/IP協(xié)議棧的研究與實(shí)現(xiàn),1　引言　　嵌入式nternet是近幾年隨著嵌入式系統(tǒng)的廣泛應(yīng)用和計(jì)算機(jī)網(wǎng)絡(luò)技術(shù)的發(fā)展而興起的一項(xiàng)新興概念和技術(shù)。單片機(jī)或微控制器(MCU,Micro ControllerUnit)被廣泛應(yīng)用在家庭和工業(yè)的各個(gè)領(lǐng)域,通稱嵌入式系統(tǒng)。嵌入
  • 關(guān)鍵字： 研究  實(shí)現(xiàn)  協(xié)議  TCP/IP  Simplified  嵌入式  

基于SOPC的紅外解碼IP核設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：提出一種紅外解碼IP核在SoPC系統(tǒng)中的設(shè)計(jì)與實(shí)現(xiàn)方案，重點(diǎn)研究紅外系統(tǒng)的數(shù)據(jù)編碼和傳輸機(jī)制，紅外解碼電路的HDL設(shè)計(jì)，IP核的制作及在SoPC系統(tǒng)中的應(yīng)用。該方案的紅外發(fā)送接收芯片分別是TC9012和DS338S，在DE2
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  IP  解碼  SOPC  紅外  基于  

IP/HD-SDI高清高速球技術(shù)發(fā)展趨勢(shì)探討

  • 標(biāo)簽：IP/HD-SDI 高速球技術(shù)高清網(wǎng)絡(luò)高速球技術(shù)分析高清網(wǎng)絡(luò)高速球是在傳統(tǒng)模擬高速球的基礎(chǔ)上發(fā)展而來，在其基礎(chǔ)上，增加高清一體化機(jī)芯、視音頻編碼模塊、網(wǎng)絡(luò)接入模塊，即可構(gòu)成一個(gè)基本的網(wǎng)絡(luò)型高速球，實(shí)現(xiàn)高清
  • 關(guān)鍵字： 趨勢(shì)  探討  發(fā)展  技術(shù)  高清  高速  IP/HD-SDI  

Xilinx Spartan-3A FPGA 的DDR2接口設(shè)計(jì)

  • 1 引言DDR2(Double DataRate2)SDRAM是由JEDEC(電子設(shè)備工程聯(lián)合委員會(huì))制定的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同：雖然采用 時(shí)鐘的上升／下降沿同時(shí)傳輸數(shù)據(jù)的基本方式，但DDR2卻擁有2倍的DDR
  • 關(guān)鍵字： Spartan  Xilinx  FPGA  DDR2    

安富利X-fest研討會(huì)北京站打破參會(huì)人數(shù)記錄

  • X-fest 2012全球系列研討會(huì)北京站于7月10日舉辦，創(chuàng)下了單場(chǎng)活動(dòng)吸引上千名業(yè)內(nèi)人士參加的新記錄。X-fest是為期一天的全球性培訓(xùn)活動(dòng)，由安富利公司 (NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing )主辦，深受FPGA、ARM MCU、DSP和嵌入式系統(tǒng)開發(fā)人員歡迎。
  • 關(guān)鍵字： 安富利  X-fest  FPGA  

一種基于FPGA的三坐標(biāo)測(cè)量機(jī)電機(jī)控制系統(tǒng)

  • 1、控制系統(tǒng)概述隨著工業(yè)的發(fā)展，三坐標(biāo)測(cè)量機(jī)越來越顯示出其重要作用。而電機(jī)控制系統(tǒng)對(duì)三坐標(biāo)測(cè)量機(jī)的運(yùn)行有著非常重要的作用。由于FPGA可以現(xiàn)場(chǎng)可編程，可以實(shí)現(xiàn)專用集成電路，能滿足片上系統(tǒng)設(shè)計(jì)(SOC)的要求，使
  • 關(guān)鍵字： FPGA  三坐標(biāo)測(cè)量機(jī)  電機(jī)控制系統(tǒng)    

閥門簡(jiǎn)易控制

256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì)

  • 256 級(jí)灰度顯示 - 基于FPGA的OLED真彩色顯示設(shè)計(jì),摘要利用FPGA 控制模塊，設(shè)計(jì)了OLED 真彩色動(dòng)態(tài)圖像驅(qū)動(dòng)控制電路。介紹采用FPGA 實(shí)現(xiàn)OLED 外圍控制電路和256 級(jí)灰度的方法，并分析電路中模塊的作用及整個(gè)電路的工作過程。電路系統(tǒng)采用基于Altera 公司的FPGA技術(shù)進(jìn)行
  • 關(guān)鍵字： 顯示  彩色  設(shè)計(jì)  OLED  FPGA  基于  級(jí)灰度  

工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì)

  • 工程師分析實(shí)例，帶你走近Xilinx FPGA設(shè)計(jì),一.概述　　本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論?！　”疚慕榻B的內(nèi)容從新
  • 關(guān)鍵字： FPGA  設(shè)計(jì)  Xilinx  走近  分析  實(shí)例  工程師  

采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì)

  • 采用FPGA與SRAM的大容量數(shù)據(jù)存儲(chǔ)的設(shè)計(jì),1 前言　針對(duì)FPGA中內(nèi)部BlockRAM有限的缺點(diǎn)，提出了將FPGA與外部SRAM相結(jié)合來改進(jìn)設(shè)計(jì)的方法，并給出了部分VHDL程序。　　2 硬件設(shè)計(jì)　　這里將主要討論以Xilinx公司的FPGA(XC2S600E-6fg456)和ISSI公司的SRAM(IS61LV
  • 關(guān)鍵字： 存儲(chǔ)  設(shè)計(jì)  數(shù)據(jù)  大容量  FPGA  SRAM  采用  

采用上位機(jī)與FPGA開發(fā)板的光纖通道接口適配器設(shè)計(jì)

  • 采用上位機(jī)與FPGA開發(fā)板的光纖通道接口適配器設(shè)計(jì),隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)容量得到了迅速的增長(zhǎng)，存儲(chǔ)系統(tǒng)的數(shù)據(jù)傳輸速度成為了主要的瓶頸。光纖的傳輸具有其速度上的優(yōu)勢(shì)，然而，在光纖傳輸要受到光纖通道接口的限制，因此光纖通道應(yīng)用于高速數(shù)據(jù)傳輸?shù)囊粋€(gè)關(guān)
  • 關(guān)鍵字： 接口  適配器  設(shè)計(jì)  通道  光纖  上位  FPGA  開發(fā)  采用  

利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng)

  • 利用Java良好的移植特性的FPGA可編程嵌入式系統(tǒng),傳統(tǒng)的嵌入式產(chǎn)品只能實(shí)現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個(gè)問題，本文設(shè)計(jì)并實(shí)現(xiàn)了一種使用Java作為軟件平臺(tái)的基于FPGA的可編程嵌入式系統(tǒng)，以實(shí)現(xiàn)系統(tǒng)對(duì)多種本地應(yīng)用和網(wǎng)絡(luò)的支持
  • 關(guān)鍵字： 可編程  嵌入式  系統(tǒng)  FPGA  特性  Java  良好  移植  利用  

FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語及使用

  • FPGA全局時(shí)鐘資源相關(guān)Xilinx器件原語及使用,FPGA全局時(shí)鐘資源一般使用全銅層工藝實(shí)現(xiàn)，并設(shè)計(jì)了專用時(shí)鐘緩沖與驅(qū)動(dòng)結(jié)構(gòu)，從而使全局時(shí)鐘到達(dá)芯片內(nèi)部的所有可配置單元(CLB)、I/O單元(IOB)和選擇性塊RAM(Block Select RAM)的時(shí)延和抖動(dòng)都為最小。為了適應(yīng)復(fù)雜設(shè)
  • 關(guān)鍵字： Xilinx  器件  使用  相關(guān)  資源  全局  時(shí)鐘  FPGA  

FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹

  • FPGA/EPLD的自上而下設(shè)計(jì)方法及其優(yōu)缺點(diǎn)介紹,FPGA/EPLD的自上而下(Top-Down)設(shè)計(jì)方法：　　傳統(tǒng)的設(shè)計(jì)手段是采用原理圖輸入的方式進(jìn)行的，如圖1所示。通過調(diào)用FPGA/EPLD廠商所提供的相應(yīng)物理元件庫，在電路原理圖中繪制所設(shè)計(jì)的系統(tǒng)，然后通過網(wǎng)表轉(zhuǎn)換產(chǎn)生某一特
  • 關(guān)鍵字： 缺點(diǎn)  介紹  及其  方法  自上而下  設(shè)計(jì)  FPGA/EPLD  
共7154條 241/477 |‹ « 239 240 241 242 243 244 245 246 247 248 » ›|

fpga ip介紹

您好，目前還沒有人創(chuàng)建詞條fpga ip!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga ip的理解，并與今后在此搜索fpga ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473