cpld／fpga 文章最新資訊

基于FPGA嵌入式的多比特自相關(guān)器設(shè)計(jì)

該設(shè)計(jì)利用FPGA的嵌入式軟核NiosⅡ處理器，通過(guò)嵌入式操作系統(tǒng)μC／OS-Ⅱ，實(shí)現(xiàn)了在FPGA內(nèi)的自相關(guān)計(jì)算器；利用FPGA強(qiáng)大的并行運(yùn)算功能和自帶存儲(chǔ)器實(shí)現(xiàn)的“乒乓”RAM，通過(guò)軟核NiosⅡ輸出控制字實(shí)時(shí)切換調(diào)用兩個(gè)“乒乓”RAM的存儲(chǔ)和讀取功能，使之同時(shí)完成對(duì)采集數(shù)據(jù)的緩沖存儲(chǔ)和向乘法器提供計(jì)算數(shù)據(jù)的功能，使芯片的整個(gè)數(shù)字處理鏈路連續(xù)化。另外，采用多比特進(jìn)行自相關(guān)運(yùn)算較之于現(xiàn)在天文臺(tái)使用的1 b量化自相關(guān)器，能有效地提高SNR退化比。
關(guān)鍵字： FPGA 嵌入式比特

0 引言
PC／104嵌入式控制PC出現(xiàn)于20世紀(jì)80年代末，并于1992年形成IEEEP966．1標(biāo)準(zhǔn)。它一方面繼承了PC的所有資源，另一方面又對(duì)PC的各個(gè)方面做了優(yōu)化設(shè)計(jì)，使其與IBM PC完全兼容，并具有體積小，功耗低，工作
關(guān)鍵字： FPGA 104 CAN 通訊板

0 引言
眾所周知，在二元域、有限域以及復(fù)數(shù)域都不存在理想的地址碼，如m序列、Gold序列以及Walsh碼的相關(guān)性都不理想，這使得采用傳統(tǒng)擴(kuò)頻碼的CDMA系統(tǒng)是一個(gè)自干擾系統(tǒng)，需要采用聯(lián)合檢測(cè)技術(shù)、智能天線技術(shù)
關(guān)鍵字： FPGA LS碼

隨著系統(tǒng)級(jí)芯片技術(shù)的出現(xiàn)，設(shè)計(jì)規(guī)模正變得越來(lái)越大，因而變得非常復(fù)雜，同時(shí)上市時(shí)間也變得更加苛刻。通常RT...
關(guān)鍵字： SystemC TLM IP開(kāi)發(fā) FPGA 建模

0 引言
以大氣作為傳輸介質(zhì)，激光作為信息載體進(jìn)行無(wú)線通信時(shí)，空一地激光無(wú)線通信是激光無(wú)線通信的一種常見(jiàn)形式，信標(biāo)光的準(zhǔn)確捕獲、瞄準(zhǔn)與跟蹤(Acquisition，Pointing and Tracking，APT)是其關(guān)鍵技術(shù)，AP
關(guān)鍵字： FPGA 激光跟蹤系統(tǒng) 無(wú)線通信

要點(diǎn)經(jīng)濟(jì)形勢(shì)刺激了對(duì)可編程模擬元件的興趣。不存在將可編程模擬芯片用于一個(gè)系統(tǒng)的設(shè)計(jì)流程...
關(guān)鍵字： FPGA 可編程邏輯解決方案

本文介紹了一種基于FPGA實(shí)現(xiàn)的圖像采集系統(tǒng)，通過(guò)FPGA控制外部高速成像設(shè)備所產(chǎn)生的圖像數(shù)據(jù)、參數(shù)信息和狀態(tài)控制信號(hào)的同步采集，并實(shí)現(xiàn)數(shù)據(jù)格式的轉(zhuǎn)換、圖像數(shù)據(jù)的組幀、存儲(chǔ)及轉(zhuǎn)發(fā)功能。
關(guān)鍵字： FPGA 圖像采集組幀狀態(tài)機(jī) LVDS 200911

本文通過(guò)對(duì)FPGA行業(yè)主要的市場(chǎng)調(diào)查公司、供應(yīng)商和第三方合作伙伴的訪問(wèn)，力圖揭示FPGA近期的市場(chǎng)特點(diǎn)及發(fā)展態(tài)勢(shì)。
關(guān)鍵字： Xilinx FPGA Altera Actel Lattice Altium Gartner 200911

　　可編程邏輯器件(FPGA)一直以其設(shè)計(jì)靈活性以及現(xiàn)場(chǎng)可編程特性在市場(chǎng)上穩(wěn)穩(wěn)固守著一席之地，隨著半導(dǎo)體制造工藝的進(jìn)步，器件集成度越來(lái)越高，其應(yīng)用也日益復(fù)雜。過(guò)去FPGA應(yīng)用對(duì)象主要是硬件設(shè)計(jì)人員，他們對(duì)器件本身的物理結(jié)構(gòu)及特性都有相當(dāng)?shù)牧私?，而如今系統(tǒng)集成工程師、DSP開(kāi)發(fā)人員甚至嵌入式軟件工程師也都需要在可編程邏輯器件平臺(tái)上進(jìn)行系統(tǒng)開(kāi)發(fā)，F(xiàn)PGA器件的復(fù)雜性對(duì)他們將是一大挑戰(zhàn)。　　“目前的FPGA已經(jīng)和以前有很大不同，過(guò)去它只包含幾千個(gè)查找表用于膠合邏輯，僅僅作為嵌入式系統(tǒng)中的器件，而
關(guān)鍵字： FPGA DSP

Turbo碼是由法國(guó)人Berrou于1993年提出的一種性能優(yōu)越的信道編碼方案[1]，其應(yīng)用已逐步推廣到衛(wèi)星通信、移動(dòng)通信和計(jì)算機(jī)通信等領(lǐng)域。交織器作為T(mén)urbo碼編碼器中的重要組成部分，在Turbo碼的性能中起著至關(guān)重要
關(guān)鍵字： FPGA 改進(jìn)型分組交織器

隨著信息量的急劇增長(zhǎng)，信息安全日益受到人們重視。一個(gè)完整的數(shù)據(jù)加解密系統(tǒng)應(yīng)該具備安全可靠的密碼認(rèn)...
關(guān)鍵字： MEMS強(qiáng)鏈 FPGA USB 移動(dòng)硬盤(pán) 加解密系統(tǒng)

　　Altera公司今天宣布推出Quartus® II軟件9.1——在CPLD、FPGA和HardCopy® ASIC設(shè)計(jì)方面，業(yè)界性能和效能最好的軟件。與以前的軟件版本相比，Quartus II軟件9.1新特性和增強(qiáng)功能將編譯時(shí)間縮短了20%，編譯時(shí)間比競(jìng)爭(zhēng)高密度40-nm和65-nm設(shè)計(jì)仍然快2到3倍。軟件新特性是快速重新編譯，對(duì)于較小的設(shè)計(jì)改動(dòng)，這一特性大大縮短了編譯時(shí)間，而且還支持Altera最新發(fā)布的Cyclone®IV FPGA。　　Quar
關(guān)鍵字： Altera Quartus CPLD FPGA HardCopy

　　Altera公司拓展其成功的Cyclone® FPGA系列并延續(xù)其收發(fā)器技術(shù)領(lǐng)先優(yōu)勢(shì)，于今天發(fā)布Cyclone IV FPGA新系列。在移動(dòng)視頻、語(yǔ)音和數(shù)據(jù)訪問(wèn)以及高質(zhì)量3D圖像對(duì)低成本帶寬需求的推動(dòng)下，Cyclone IV FPGA系列增加了對(duì)主流串行協(xié)議的支持，不但實(shí)現(xiàn)了低成本和低功耗，而且還提供豐富的邏輯、存儲(chǔ)器和DSP功能。　　Cyclone IV FPGA系列有兩種型號(hào)。Cyclone IV GX器件具有150K邏輯單元(LE)、6.5-Mbit RAM、360個(gè)乘法器，以及
關(guān)鍵字： Altera FPGA Cyclone