熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> asic ip

asic ip 文章 最新資訊

汽車應(yīng)用中的傳感技術(shù)

  • 汽車設(shè)計(jì)師不斷需要能提供比傳統(tǒng)的位置感應(yīng)技術(shù)更高性能和更具靈活性的器件。而且這些器件還要通用，能適...
  • 關(guān)鍵字： 傳感技術(shù)  ASIC  電子器件  

TCP/IP遠(yuǎn)程網(wǎng)絡(luò)步進(jìn)電機(jī)控制器

平臺(tái)ASIC架構(gòu)與傳統(tǒng)ASIC設(shè)計(jì)對(duì)比分析

  • 采用先進(jìn)半導(dǎo)體工藝，結(jié)構(gòu)化ASIC平臺(tái)可以提供更多經(jīng)預(yù)定義、預(yù)驗(yàn)證和預(yù)擴(kuò)散的金屬層，并支持各種存儲(chǔ)器接口，能簡(jiǎn)化接口設(shè)計(jì)和時(shí)序問(wèn)題。本文詳細(xì)介紹了結(jié)構(gòu)化ASIC平臺(tái)的這些特點(diǎn)和性能。 最新的ASIC設(shè)計(jì)架構(gòu)能夠大大
  • 關(guān)鍵字： ASIC  架構(gòu)  對(duì)比分析    

淺析ISSP結(jié)構(gòu)化ASIC解決方案

  • 結(jié)構(gòu)化專用集成電路(structured ASIC)對(duì)設(shè)計(jì)工程師而言還是一個(gè)新名詞，然而目前已經(jīng)有多家公司正計(jì)劃涉足這一領(lǐng)域?？焖俟杞鉀Q方案平臺(tái)(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計(jì)，這是因?yàn)镮SSP可以
  • 關(guān)鍵字： ISSP  ASIC  方案    

基于FPGA的UPFC控制器IP設(shè)計(jì)

  • 　0 引言 　　統(tǒng)一潮流控制器(Unified Power Flow Con-troller，簡(jiǎn)稱UPFC)是一種可以較大范圍地控制電流使之按指定路經(jīng)流動(dòng)的設(shè)備，它可在保證輸電線輸送容量接近熱穩(wěn)定極限的同時(shí)又不至于過(guò)負(fù)荷?？刂葡到y(tǒng)是UPFC的核
  • 關(guān)鍵字： IP  設(shè)計(jì)  控制器  UPFC  FPGA  基于  

ASIC與ARM的“強(qiáng)手聯(lián)合”

  • ASIC與ARM的“強(qiáng)手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛，可以從ASIC到MCU，而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術(shù)，盡管它的設(shè)計(jì)非常昂貴，并且所需世界要花費(fèi)數(shù)年，但這依然不影響它的巨大市場(chǎng)潛力。相比而言，單片機(jī)方案就便宜得
  • 關(guān)鍵字： 聯(lián)合  強(qiáng)手  ARM  ASIC  

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計(jì)探討

  • 毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場(chǎng)推動(dòng)的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
  • 關(guān)鍵字： 探討  規(guī)劃設(shè)計(jì)  網(wǎng)絡(luò)  承載  IP  

基于Nios II處理器的SVPWM IP Core設(shè)計(jì)

  • 摘要 為降低FPGA實(shí)現(xiàn)3電平SVPWM算法的復(fù)雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數(shù)和余弦函數(shù)的關(guān)系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實(shí)現(xiàn)了算法的硬件設(shè)計(jì)，并封裝成IP核以方便
  • 關(guān)鍵字： SVPWM  Nios  Core  IP    

基于Nios II步進(jìn)電機(jī)控制器IP核的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要 根據(jù)Nios II處理器的Avalon總線規(guī)范，設(shè)計(jì)了一款面向步進(jìn)電機(jī)的控制器IP核。該定制IP核采用軟、硬件協(xié)同設(shè)計(jì)的方法，功能符合Avalon總線的讀寫傳輸時(shí)序，具有完備的步進(jìn)電機(jī)驅(qū)動(dòng)能力。仿真結(jié)果表明，該IP核具有
  • 關(guān)鍵字： IP  設(shè)計(jì)  實(shí)現(xiàn)  控制器  電機(jī)  Nios  II  步進(jìn)  基于  

三模冗余在ASIC設(shè)計(jì)中的實(shí)現(xiàn)方法

  • 摘要：星載計(jì)算機(jī)系統(tǒng)處于空間輻照環(huán)境中，可能會(huì)受到單粒子翻轉(zhuǎn)的影響而出錯(cuò)，三模冗余就是一種對(duì)單粒子翻轉(zhuǎn)有效的容錯(cuò)技術(shù)。通過(guò)對(duì)三模冗余加固電路特點(diǎn)的分析，提出了在ASIC設(shè)計(jì)中實(shí)現(xiàn)三模冗余的2種方法。其一是通
  • 關(guān)鍵字： 方法  實(shí)現(xiàn)  設(shè)計(jì)  ASIC  余在  

IP承載網(wǎng)絡(luò)規(guī)劃設(shè)計(jì)分析

  • 毋庸置疑，現(xiàn)代通信網(wǎng)絡(luò)的發(fā)展，是由業(yè)務(wù)需求和市場(chǎng)需求來(lái)決定的，而不是技術(shù)的發(fā)展。我們回頭看看互聯(lián)網(wǎng)（IP網(wǎng)絡(luò)）的發(fā)展歷程，這其中市場(chǎng)推動(dòng)的痕跡非常明顯：這一種六七十年代就已經(jīng)誕生的IP網(wǎng)絡(luò)技術(shù)，在九十年代
  • 關(guān)鍵字： 分析  規(guī)劃設(shè)計(jì)  網(wǎng)絡(luò)  承載  IP  

ATM網(wǎng)絡(luò)與IP兼容技術(shù)介紹

  • ATM可以提供空前的可伸縮性和性價(jià)比，以及對(duì)將來(lái)的實(shí)時(shí)業(yè)務(wù)、多媒體業(yè)務(wù)等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網(wǎng)絡(luò)層協(xié)議如IP、IPX、AppleTalk等的基礎(chǔ)上，因此，ATM的成功及Internet
  • 關(guān)鍵字： 技術(shù)  介紹  兼容  IP  網(wǎng)絡(luò)  ATM  

基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì)

  • 基于IP復(fù)用和SOC技術(shù)的微處理器FSPLCSOC模塊設(shè)計(jì),1 引言 　　文中采用IP核復(fù)用方法和SOC技術(shù)基于AVR 8位微處理器AT90S1200IP Core設(shè)計(jì)專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產(chǎn)業(yè)中形成了以片上系統(tǒng)SOC(System-on-Chip)技術(shù)為主的設(shè)計(jì)方式。一
  • 關(guān)鍵字： FSPLCSOC  模塊  設(shè)計(jì)  微處理器  技術(shù)  IP  復(fù)用  SOC  基于  

MCU&USB設(shè)備控制器IP核的設(shè)計(jì)

  • MCUUSB設(shè)備控制器IP核的設(shè)計(jì),摘要：用硬件描述語(yǔ)言verilog HDL設(shè)計(jì)實(shí)現(xiàn)了一種MCUUSB設(shè)備控制器IP核。論文首先簡(jiǎn)要介紹了設(shè)計(jì)的背景,重點(diǎn)對(duì)自主研發(fā)的將MCUUSB控制器集成于一個(gè)芯片的設(shè)計(jì)和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗(yàn)
  • 關(guān)鍵字： 設(shè)計(jì)  IP  控制器  設(shè)備  MCU&USB  

使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì)

  • 使用新SRAM工藝實(shí)現(xiàn)嵌入式ASIC和SoC的存儲(chǔ)器設(shè)計(jì),基于傳統(tǒng)六晶體管(6T)存儲(chǔ)單元的靜態(tài)RAM存儲(chǔ)器塊一直是許多嵌入式設(shè)計(jì)中使用ASIC/SoC實(shí)現(xiàn)的開(kāi)發(fā)人員所采用的利器，因?yàn)檫@種存儲(chǔ)器結(jié)構(gòu)非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
  • 關(guān)鍵字： SoC  存儲(chǔ)器  設(shè)計(jì)  ASIC  嵌入式  SRAM  工藝  實(shí)現(xiàn)  使用  
共1321條 40/89 |‹ « 38 39 40 41 42 43 44 45 46 47 » ›|

asic ip介紹

您好，目前還沒(méi)有人創(chuàng)建詞條asic ip!
歡迎您創(chuàng)建該詞條，闡述對(duì)asic ip的理解，并與今后在此搜索asic ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473