熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> arm+fpga

arm+fpga 文章 最新資訊

基于FPGA的FIR濾波器的性能研究

  • 摘要：目前FIR濾波器的一般設(shè)計(jì)方法比較繁瑣，開(kāi)發(fā)周期長(zhǎng)，如果采用設(shè)計(jì)好的FIR濾波器的IP核，則開(kāi)發(fā)效率大為提高。本方案基于Altera公司的CycloneⅡ系列芯片EP2C8Q208C8N，首先利用MATLAB中的濾波器函數(shù)fir2得出需產(chǎn)
  • 關(guān)鍵字： FPGA  FIR  濾波器  性能    

基于FPGA的幅值可調(diào)信號(hào)發(fā)生器設(shè)計(jì)

  • 摘要：針對(duì)信號(hào)發(fā)生器時(shí)輸出頻率精度高和幅值可調(diào)的要求，采用直接數(shù)字頻率合成(DDS)技術(shù)，提出一種基于FPGA的幅值、頻率均可調(diào)的、高分辨率、高穩(wěn)定度的信號(hào)發(fā)生器設(shè)計(jì)方案。采用AT89S52單片機(jī)為控制器，控制FPGA產(chǎn)
  • 關(guān)鍵字： FPGA  幅值  信號(hào)發(fā)生器    

基于FPGA的QDPSK調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：介紹了QDPSK信號(hào)的優(yōu)點(diǎn)，并分析了其實(shí)現(xiàn)原理，提出一種QDPSK高性能數(shù)字調(diào)制器的FPGA實(shí)現(xiàn)方案。采用自頂向下的設(shè)計(jì)思想，將系統(tǒng)分成串／并變換器、差分編碼器、邏輯選相電路、四相載波發(fā)生器等4大模塊，用原理圖
  • 關(guān)鍵字： QDPSK  FPGA  調(diào)制器    

基于ARM的RFID中間件系統(tǒng)設(shè)計(jì)

  • 引 言　　RFID中間件在RFID讀寫(xiě)器和應(yīng)用程序之間起橋梁作用。應(yīng)用程序端使用中間件所提供一組通用的應(yīng)用程序接口(API)，即能連到RFID讀寫(xiě)器，采集RFID標(biāo)簽數(shù)據(jù)。即使存儲(chǔ)RFID標(biāo)簽情報(bào)的數(shù)據(jù)庫(kù)軟件或后端應(yīng)用程序增加
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  中間件  RFID  ARM  基于  

基于MB86R01的ARM嵌入式開(kāi)發(fā)平臺(tái)

  • 基于MB86R01的ARM嵌入式開(kāi)發(fā)平臺(tái),摘要：文中主要介紹了富士通的系統(tǒng)LSI芯片MB86R01的工作機(jī)制，以及集成在單芯片上的ARM926EJ-S核心，圖像顯示控制器(GDC)，車(chē)載通信功能，各種媒體接口的功能特點(diǎn)。該芯片可處理來(lái)自汽車(chē)導(dǎo)航器件或數(shù)字儀表板的數(shù)據(jù)和
  • 關(guān)鍵字： 開(kāi)發(fā)平臺(tái)  嵌入式  ARM  MB86R01  基于  

基于ARM的GPS同步授時(shí)系統(tǒng)設(shè)計(jì)

  • 基于ARM的GPS同步授時(shí)系統(tǒng)設(shè)計(jì),摘要：基于國(guó)際航海標(biāo)準(zhǔn)NMEA-0183為數(shù)據(jù)協(xié)議，以保證電力系統(tǒng)精準(zhǔn)授時(shí)為目的，通過(guò)ARM微控制器STM32f103rbt6和高精度GPS接收模塊NEO-5Q為核心控制數(shù)據(jù)采集和傳輸，實(shí)現(xiàn)了GPS同步授時(shí)的設(shè)計(jì)方案。系統(tǒng)采用GPS接收模塊
  • 關(guān)鍵字： 系統(tǒng)  設(shè)計(jì)  授時(shí)  同步  ARM  GPS  基于  

紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn)

  • 紅外目標(biāo)識(shí)別跟蹤系統(tǒng)的DSP+FPGA實(shí)現(xiàn),現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是在專(zhuān)用ASIC的基礎(chǔ)上發(fā)展出來(lái)的，它克服了專(zhuān)用ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和
  • 關(guān)鍵字： DSP  FPGA  實(shí)現(xiàn)  系統(tǒng)  跟蹤  目標(biāo)  識(shí)別  紅外  

FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步

  • FPGA實(shí)現(xiàn)OFDM水聲通信系統(tǒng)定時(shí)同步,引 言　　正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰
  • 關(guān)鍵字： 系統(tǒng)  定時(shí)  同步  通信  水聲  實(shí)現(xiàn)  OFDM  FPGA  

S2C為Xilinx原型驗(yàn)證系統(tǒng)提供突破性驗(yàn)證模塊技術(shù)

  • S2C 日前宣布其Verification Module技術(shù)（專(zhuān)利申請(qǐng)中）已可用于其基于Xilinx的FPGA原型驗(yàn)證系統(tǒng)中。V6 TAI Verification Module可以實(shí)現(xiàn)在FPGA原型驗(yàn)證環(huán)境和用戶(hù)驗(yàn)證環(huán)境之間高速海量數(shù)據(jù)傳輸。用戶(hù)可以使用Xilinx ChipScope或者第三方調(diào)試環(huán)境，同時(shí)查看4個(gè)FPGA。另外，V6 TAI Verification Module還可以用于1.3M～4.7M ASIC門(mén)的原型設(shè)計(jì)。V6 TAI Verification Module具有PCIe G
  • 關(guān)鍵字： S2C  Xilinx  FPGA  

一款用DSP+FPGA實(shí)現(xiàn)的數(shù)字相關(guān)器

  • 引　言數(shù)字相關(guān)器作為軟件無(wú)線(xiàn)電的典型應(yīng)用，在擴(kuò)頻通信中成為必不可少的技術(shù)。在傳統(tǒng)的擴(kuò)頻通信中，采用模擬器件(如：聲表面波器) 來(lái)實(shí)現(xiàn)解擴(kuò)單元，而用數(shù)字相關(guān)器可以增加系統(tǒng)的靈活性和穩(wěn)定性，因此，對(duì)數(shù)字相關(guān)器
  • 關(guān)鍵字： 相關(guān)  數(shù)字  實(shí)現(xiàn)  FPGA  DSP  

基于FPGA的混合信號(hào)驗(yàn)證流程

  • 基于FPGA的混合信號(hào)驗(yàn)證流程,隨著SoC設(shè)計(jì)上的混合信號(hào)組件數(shù)量增加了，基本的功能驗(yàn)證對(duì)于硅初期能否成功也愈來(lái)愈重要。FPGA在系統(tǒng)整合難題上加入了一個(gè)新特點(diǎn)。在核心上，此新范例-可編程系統(tǒng)單芯片(programmable system chip,PSC)整合FPGA電閘
  • 關(guān)鍵字： 驗(yàn)證  流程  信號(hào)  混合  FPGA  基于  

基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn)

  • 基于FPGA的檢糾錯(cuò)邏輯算法的實(shí)現(xiàn),星載計(jì)算機(jī)系統(tǒng)中電子器件容易受到空間環(huán)境電磁場(chǎng)的輻射和重粒子的沖擊，從而導(dǎo)致器件運(yùn)行出錯(cuò)，特別是存儲(chǔ)器中數(shù)據(jù)容易出現(xiàn)錯(cuò)誤，需要具有檢糾錯(cuò)功能的電路模塊對(duì)其進(jìn)行糾正，以免造成嚴(yán)重的后果。基于漢明碼的糾錯(cuò)
  • 關(guān)鍵字： 算法  實(shí)現(xiàn)  邏輯  糾錯(cuò)  FPGA  基于  

音頻編解碼芯片接口的FPGA應(yīng)用

  • 音頻編解碼芯片接口的FPGA應(yīng)用,介紹了音頻編解碼芯片WM8731基于FPGA的接口電路的設(shè)計(jì)，包括芯片配置模塊與音頻數(shù)據(jù)接口模塊等，使得控制器只通過(guò)寄存器就可以方便地對(duì)其進(jìn)行操作。整個(gè)設(shè)計(jì)以VHDL和Verilog HDL語(yǔ)言在Max+Plus Ⅱ里實(shí)現(xiàn)，并進(jìn)行了驗(yàn)
  • 關(guān)鍵字： FPGA  應(yīng)用  接口  芯片  解碼  音頻  

基于ARM的嵌入式虛擬開(kāi)發(fā)平臺(tái)

  • 基于ARM的嵌入式虛擬開(kāi)發(fā)平臺(tái),摘要：為了解決目前大部份高校缺乏嵌入式開(kāi)發(fā)平臺(tái)的問(wèn)題，提出了構(gòu)建嵌入式虛擬開(kāi)發(fā)平臺(tái)方案。方案采用mu;Vision4 IDE和Proteus進(jìn)行整合，在不需要購(gòu)置嵌入式硬件設(shè)備的情況下，通過(guò)改造、整合原有實(shí)驗(yàn)設(shè)備，實(shí)現(xiàn)具
  • 關(guān)鍵字： 開(kāi)發(fā)平臺(tái)  虛擬  嵌入式  ARM  基于  

Altera演示第一款基于模型的FPGA浮點(diǎn)DSP工具

  • 　　Altera公司日前演示了使用FPGA的浮點(diǎn)DSP新設(shè)計(jì)流程，這是業(yè)界第一款基于模型的浮點(diǎn)設(shè)計(jì)工具，支持在FPGA中實(shí)現(xiàn)復(fù)數(shù)浮點(diǎn)DSP算法。伯克萊設(shè)計(jì)技術(shù)公司 (Berkeley Design Technology, Inc, BDTI) 進(jìn)行的獨(dú)立分析驗(yàn)證了能夠在Altera 的Stratix 和Arria FPGA系列中簡(jiǎn)單方便的高效實(shí)現(xiàn)高性能浮點(diǎn)DSP設(shè)計(jì)。 　　
  • 關(guān)鍵字： Altera  FPGA  
共10224條 444/682 |‹ « 442 443 444 445 446 447 448 449 450 451 » ›|

arm+fpga介紹

您好，目前還沒(méi)有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473