- 基于40 nm CMOS工藝，設計了一種高速逐次逼近型模數轉換器。本設計采用了非二進制冗余DAC技術來緩解ADC對建立時間和建立精度的要求，來提高ADC量化的準確性;采用帶有預放大級的高速比較器來提高比較器的精度，同時減小后級Latch的回踢噪聲，采用了兩級Latch來進一步提高比較器的速度;采用基于鎖存器的鎖存單元來提高SAR邏輯控制電路的速度，并且采用了異步時序控制，不需要外部時鐘，有利于提高SAR ADC的速度，并降低了設計的復雜度。設計的SAR ADC在160 MHz的采樣頻率下，在不同輸入信號頻
- 關鍵字：
高速通信 模數轉換器 逐次逼近 非二進制 201803
非二進制介紹
您好，目前還沒有人創(chuàng)建詞條非二進制!
歡迎您創(chuàng)建該詞條，闡述對非二進制的理解，并與今后在此搜索非二進制的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
