邏輯切換優(yōu)化 文章 最新資訊
功率與性能：DSP設計面臨的終極挑戰(zhàn)
- 多年來，數字信號處理器 (DSP) 設計人員一直在應付這樣一項艱難的工作：提供占用空間小的高性能芯片，而且要不影響靈活性和軟件的可編程能力。 由于新的應用程序發(fā)展速度驚人，提供的 DSP 必須在功率、性能和使用壽命上跟上這種速度，應對當前面臨的挑戰(zhàn)，并準備好應對未來的應用。這些高性能多核心 DSP被越來越多地應用在電信接入、改進數據率GSM服務(EDGE)和基礎設施設備領域，用來處理語音、視頻和無線電信號。 以前，電信設備制造商使用專用的 ASIC 或 DSP-ASIC 組合來達到自己的目
- 關鍵字： DSP CMOS MAC HVT SVT 能效優(yōu)化 邏輯切換優(yōu)化
| 共1條 1/1 1 |
邏輯切換優(yōu)化介紹
您好，目前還沒有人創(chuàng)建詞條邏輯切換優(yōu)化!
歡迎您創(chuàng)建該詞條，闡述對邏輯切換優(yōu)化的理解，并與今后在此搜索邏輯切換優(yōu)化的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對邏輯切換優(yōu)化的理解，并與今后在此搜索邏輯切換優(yōu)化的朋友們分享。 創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473