設(shè)計文章最新資訊

基于FPGA的高速定點FFT算法的設(shè)計方案

基于FPGA的高速定點FFT算法的設(shè)計方案,引言
快速傅里葉變換(FFT)作為計算和分析工具，在眾多學(xué)科領(lǐng)域(如信號處理、圖像處理、生物信息學(xué)、計算物理、應(yīng)用數(shù)學(xué)等)有著廣泛的應(yīng)用。在高速數(shù)字信號處理領(lǐng)域，如雷達(dá)信號處理，F(xiàn)FT的處理速度往往是整個系
關(guān)鍵字：算法設(shè)計方案 FFT 定點 FPGA 高速基于

基于Nios II的多媒體廣告系統(tǒng)原理設(shè)計

基于Nios II的多媒體廣告系統(tǒng)原理設(shè)計, 引言
多媒體廣告是當(dāng)今企業(yè)與消費(fèi)者交流、展示自我形象的一個平臺，傳統(tǒng)形式的廣告業(yè)務(wù)制作成本高，周期長，內(nèi)容模式固化僵硬，相對于市場變化有很大滯后性。電子屏的出現(xiàn)，不僅可以使企業(yè)更全面的展示產(chǎn)品，推
關(guān)鍵字：原理設(shè)計系統(tǒng) 媒體廣告 Nios II 基于

ATMEGA8設(shè)計的8路鍵盤D觸發(fā)鎖存器

ATMEGA8設(shè)計的8路鍵盤D觸發(fā)鎖存器實現(xiàn)目的：當(dāng)管腳設(shè)定為輸入時，了解如何可以編程設(shè)定上拉電阻，以達(dá)到簡化硬件的目的。如何使用軟件控制取樣頻率及時間，達(dá)到抗干擾目的.為了讓程序運(yùn)行更穩(wěn)定，防止跑飛，了解如何
關(guān)鍵字：觸發(fā) 鍵盤設(shè)計 ATMEGA8

基于FPGA和DDS的信號源研究與設(shè)計

1引言直接數(shù)字頻率合成DDS(DirectDigitalSynthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生...
關(guān)鍵字： FPGA DDS 信號源設(shè)計

如何設(shè)計小型化超薄高信噪比駐極體麥克風(fēng)(ECM)

目前市場對Φ4mm以下，厚度1.5mm以下的麥克風(fēng)產(chǎn)品需求逐漸增加。在器件小型化需求的同時，對靈敏度和信噪比的要求卻有所提高。這對于麥克風(fēng)的設(shè)計和生產(chǎn)帶來了較大的影響，需要對ECM的各方面進(jìn)行優(yōu)化設(shè)計才能實現(xiàn)。
關(guān)鍵字：麥克風(fēng) ECM 信噪比超薄設(shè)計小型化如何

關(guān)于虛擬煤礦事故救援訓(xùn)練系統(tǒng)設(shè)計與實現(xiàn)

　0 引言　　近年來，我國煤礦應(yīng)急救援工作在減少礦山事故人員傷亡和財產(chǎn)損失、促進(jìn)礦山安全生產(chǎn)方面發(fā)揮了重要作用。在救援時，救援行動的成功與否取決于救援隊員能否迅速、正確地決策并實施，而這些又取決于救援人
關(guān)鍵字：系統(tǒng) 設(shè)計實現(xiàn) 訓(xùn)練救援虛擬煤礦事故關(guān)于

基于圖像處理的鐵路沿線視頻監(jiān)控算法設(shè)計

基于圖像處理的鐵路沿線視頻監(jiān)控算法設(shè)計,0 引言近些年來，在很多涉及生命財產(chǎn)安全的行業(yè)中，安全監(jiān)控越來越引起人們的重視。鐵路行業(yè)的安全監(jiān)控一直以來是鐵道部和國家關(guān)注的重點項目，隨著我國火車的不斷提速，安全問題不容忽視，如何保證行車安全和行人
關(guān)鍵字：算法設(shè)計視頻監(jiān)控沿線圖像處理鐵路基于

1-Wire®雙向電平轉(zhuǎn)換器(1.8V至5V)參考設(shè)計

設(shè)計人員要求1-Wire主機(jī)IO采用漏極開路架構(gòu)，工作在1.8V。而多數(shù)1-Wire從器件無法工作在1.8V。本應(yīng)用筆記介紹了實現(xiàn)1.8V 1-Wire主機(jī)與5V 1-Wire從器件之間電平轉(zhuǎn)換的參考設(shè)計(RD)。該參考設(shè)計用于驅(qū)動典型的1-Wire從
關(guān)鍵字： 5V 參考設(shè)計 1.8V 轉(zhuǎn)換器雙向電平 1-Wire®

FC-AL系統(tǒng)中FPGA的彈性緩存設(shè)計

引言一個簡化的異步數(shù)據(jù)通信系統(tǒng)如圖1所示。接收機(jī)端從接收到的來自串行鏈路的比特流中提取時鐘信號Clk1，作為其工作時鐘源；而發(fā)送機(jī)端采用本地晶振和鎖相環(huán)產(chǎn)生的時鐘Clk2，作為其工作時鐘源。接收機(jī)在時鐘Clk1的
關(guān)鍵字：設(shè)計彈性 FPGA 系統(tǒng) FC-AL

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計與仿真

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計與仿真,　硬件描述語言Verilog為數(shù)字系統(tǒng)設(shè)計人員提供了一種在廣泛抽象層次上描述數(shù)字系統(tǒng)的方式，同時，為計算機(jī)輔助設(shè)計工具在工程設(shè)計中的應(yīng)用提供了方法。該語言支持早期的行為結(jié)構(gòu)設(shè)計的概念，以及其后層次化結(jié)構(gòu)設(shè)計的
關(guān)鍵字： FSM 設(shè)計仿真邏輯狀態(tài) Verilog 順序基于

基于流過濾技術(shù)的IPv6防火墻設(shè)計與分析

1 引言　　“流過濾”技術(shù)融合了包過濾和應(yīng)用代理安全性和優(yōu)點，克服了包過濾和應(yīng)用代理的諸多缺陷，代表了一種全新的防火墻技術(shù)結(jié)構(gòu)。在大家紛紛開始關(guān)注應(yīng)用層安全的今天，“流過濾”技術(shù)架構(gòu)更加顯示了其前瞻性和
關(guān)鍵字：設(shè)計分析防火墻 IPv6 過濾技術(shù) 基于

超低壓差CMOS線性穩(wěn)壓器的設(shè)計

　隨著筆記本電腦、手機(jī)、PDA 等移動設(shè)備的普及,對應(yīng)各種電池電源使用的集成電路的開發(fā)越來越活躍,高性能、低成本、超小型封裝產(chǎn)品正在加速形成商品化。LDO(低壓差)型線性穩(wěn)壓器由于具有結(jié)構(gòu)簡單、成本低廉、低噪聲、
關(guān)鍵字：設(shè)計穩(wěn)壓器線性 CMOS 超低

功率小于75W的極低待機(jī)功耗適配器設(shè)計及應(yīng)用

　電源適配器廣泛應(yīng)用于筆記本電腦、游戲機(jī)、打印機(jī)、DSL調(diào)制解調(diào)器和手機(jī)等領(lǐng)域，應(yīng)用規(guī)模非常龐大。而從人們的使用習(xí)慣來看，這些設(shè)備也有相當(dāng)比例的時間處于輕載或待機(jī)(空載)工作模式。因此，“能源之星”等規(guī)范標(biāo)
關(guān)鍵字：適配器設(shè)計應(yīng)用功耗待機(jī) 小于 75W 功率

基于ColdFire平臺的便攜式WiFi電話設(shè)計

香港應(yīng)用科技研究院有限公司(Hong Kong Applied Science and Technology Research Institute Company Limited (ASTRI))的WiFi電話解決方案采用Freescale公司的ColdFire平臺進(jìn)行開發(fā), 其開發(fā)板不足7cm，滿足了用戶所需
關(guān)鍵字：電話設(shè)計 WiFi 便攜式 ColdFire 平臺基于

運(yùn)用CS7123芯片實現(xiàn)VGA/XGA電視盒設(shè)計方案

　CS7123芯片是深圳市芯?？萍加邢薰咀灾髟O(shè)計的高速/高精度視頻DAC芯片，其內(nèi)部包括三路10位電流導(dǎo)引(Current Steering)結(jié)構(gòu)的DAC，最大采樣速度達(dá)到240MHz。CS7123結(jié)構(gòu)框圖見圖1，它包括三路高速、10位輸入的視頻
關(guān)鍵字：電視盒設(shè)計方案 VGA/XGA 實現(xiàn) CS7123 芯片運(yùn)用

共8428條 426/562 |‹ « 424 425 426 427 428 429 430 431 432 433 » ›|

設(shè)計介紹

設(shè)計分平面設(shè)計,工業(yè)設(shè)計,環(huán)境設(shè)計等等.其中大家最常見的就是平面設(shè)計和工業(yè)設(shè)計了,每一件產(chǎn)品,每一個出版物,都需要經(jīng)過設(shè)計者精心設(shè)計后才得以發(fā)布.小至我們看到的每一本書,大至房屋,汽車等等.所以,設(shè)計是無處不在.世界經(jīng)過設(shè)計才會變得美麗!平面設(shè)計顧名思義，一維的設(shè)計，包括海報設(shè)計，等等建筑設(shè)計當(dāng)然就是設(shè)計建筑的，我想應(yīng)該學(xué)習(xí)很多關(guān)于工程理論方面的知識.工程設(shè)計不明白，使工程兼理之類的東西嗎，工業(yè)設(shè) [ 查看詳細(xì) ]