EEPW首頁(yè) >>
主題列表 >>
半導(dǎo)體設(shè)計(jì)驗(yàn)證
半導(dǎo)體設(shè)計(jì)驗(yàn)證 文章 進(jìn)入半導(dǎo)體設(shè)計(jì)驗(yàn)證技術(shù)社區(qū)
簡(jiǎn)化半導(dǎo)體設(shè)計(jì)驗(yàn)證！ AMD發(fā)布最新FPGA芯片
- FPGA（現(xiàn)場(chǎng)可編程邏輯柵陣列）靈活性高，成為智能網(wǎng)卡、電訊網(wǎng)絡(luò)等各種應(yīng)用的理想選擇。AMD（前身為賽靈思）27日發(fā)表最新Versal FPGAs，設(shè)計(jì)成芯片建成前可模擬測(cè)試。AMD Versal系列高級(jí)產(chǎn)品線經(jīng)理Rob Bauer指出，透過(guò)這些FPGA，芯片設(shè)計(jì)者能在芯片下線（tapeout）前先為即將完成的ASIC或SOC創(chuàng)建數(shù)位雙胞胎或數(shù)字版，有助設(shè)計(jì)者驗(yàn)證，并更早開始軟件開發(fā)等。Bauer指出，隨著先進(jìn)封裝技術(shù)過(guò)渡到2.5D和3D芯片架構(gòu)，這對(duì)芯片制造商只會(huì)變得更困難。芯片設(shè)計(jì)者不再為單片，而是多
- 關(guān)鍵字： 半導(dǎo)體設(shè)計(jì)驗(yàn)證 AMD FPGA
| 共1條 1/1 1 |
半導(dǎo)體設(shè)計(jì)驗(yàn)證介紹
您好，目前還沒(méi)有人創(chuàng)建詞條半導(dǎo)體設(shè)計(jì)驗(yàn)證!
歡迎您創(chuàng)建該詞條，闡述對(duì)半導(dǎo)體設(shè)計(jì)驗(yàn)證的理解，并與今后在此搜索半導(dǎo)體設(shè)計(jì)驗(yàn)證的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)半導(dǎo)體設(shè)計(jì)驗(yàn)證的理解，并與今后在此搜索半導(dǎo)體設(shè)計(jì)驗(yàn)證的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473