4J－K型和D型觸發(fā)器。J－K型和D型觸發(fā)器，仍以R－S型觸發(fā)器電路為主，再附加一些其它功能電路而構成，其具體電路也較復雜。不過，按照學習數字電路的方法，可不管它的內部結構，只注重其輸入/輸出關系。所以介紹J－K型和D型觸發(fā)器時仍以它的真值表和用途為主。
　　
　　為了理解各種觸發(fā)器的記憶功能，這里再介紹數據的鎖存概念。已介紹過的組合邏輯電路，其特點是電路的輸出信號僅僅與該時刻的輸入信號有關，輸入信號一旦撤除，輸出信號也就消失。例如在十進制—二進制的編碼電路中，當手動按下單脈沖的開關時，編碼電路會產生對應的編碼信號（可看成數據），一旦手離開開關時，輸出端復原為原狀態(tài)。若需要編碼器的輸出信號保留住（即存儲），就需要再附加觸發(fā)器電路，不僅如此，在計算機電路中，為了處理多個數據，均在給定的時間（即時鐘信號）進行，這就要求各種觸發(fā)器的輸入端除了數據信號外，還有時鐘輸入信號（CP端）。時鐘CP信號未到觸發(fā)器的輸入端時，輸入端的控制信號（包括數據）均對觸發(fā)器不起作用。J－K型觸發(fā)器的邏輯符號和真值表見圖49和附表，它有兩個控制端J、K和一個時鐘端CP。從附表中看出，J－K型觸發(fā)器是在時鐘脈沖的下降沿時，它才改變其輸出狀態(tài)（置“0”或置“1”態(tài)）。表中的Qn代表原狀態(tài)，Qn代表與原狀態(tài)相反的狀態(tài)，Qn＋1代表時鐘CP到達后的新狀態(tài)。圖50是J－K型觸發(fā)器輸入端的時鐘信號與輸出信號二分頻關系時的波形。
　　
　　注意：本連載（十二）的圖42中的總線AB改為MN，以便與輸入端的A、B相區(qū)別。

成都 史為