噪聲頻譜密度——一項“新”的ADC指標
在一些應用中,主要目標信號僅位于很小的帶寬(BW)內,比奈奎斯特帶寬小很多。 這時,可使用數字濾波器來濾除較小帶寬之外的噪聲。 此過程實現方式為,在從奈奎斯特速率ADC輸出數據前,使用數字下變頻級來抽取、調諧和過濾數據。 這時,我們的SNR計算必須包含此濾波過程的校正系數,該系數就是過濾噪聲的“處理增益”(圖5)。
理想SNR(含處理增益)= 6.02*N + 1.76 dB + 10log10(Fs/(2*BW))
假設我們使用的是采樣頻率為100 MSPS的奈奎斯特速率ADC,但是,我們的系統(tǒng)應用不需要觀察轉換器的整個50 MHz奈奎斯特帶寬。 相反,我們僅希望觀察奈奎斯特帶寬中較小的八分之一部分,即20 MHz和26.25 MHz之間的6.25 MHz帶寬部分。 如果我們實施數字濾波算法并將濾波器調諧到此目標帶寬,可以計算得到因過采樣而產生的+9 dB處理增益:
處理增益 = 10log10(Fs/(2*BW)) = 10log10(100*106/(2*6.25*106)) = 10log10(8) = 9 dB
帶寬每減少2次冪,因過濾噪聲而產生的處理增益就會增加+3 dB。 這可從上例中看出,帶寬減少(1⁄2)3會產生3 x 3 dB的處理增益。
還有哪些配套元件可影響系統(tǒng)中ADC的NSD性能?
許多外部因素都可導致高速ADC的最佳性能下降。 這會造成SNR下降而有效噪聲密度升高。 任何影響ADC的SNRFS或采樣速率的補充元件都有可能影響系統(tǒng)中ADC的NSD。 讓我們來重點看看時鐘抖動,這是造成ADC在高采樣頻率時SNR性能下降的常見元兇之一。
高速、高分辨率ADC對時鐘輸入信號的質量非常敏感。 要在高速ADC中實現出色的SNR性能,必須根據應用的輸入頻率要求,仔細考慮均方根(RMS)時鐘抖動。 即便是在性能最高的ADC中,RMS時鐘抖動也可能限制SNR,在較高輸入頻率時問題更為嚴重。 雖然這不會改變ADC的NSD潛在能力,但在具有高抖動時鐘的系統(tǒng)中會限制其實際SNR性能。
使用相同的RMS時鐘抖動時,ADC的模擬輸入頻率每翻三倍,最佳的SNR性能便會下降10 dB。 在給定的輸入頻率(fA)下,僅由孔徑抖動(tJ)造成的信噪比(SNR)下降計算公式如下:
SNR = 20 × log10[1/(2 × π × fA × tJ)]
如圖6所示, 隨著輸入頻率增加,需要較低的RMS時鐘抖動,才能實現較低輸入頻率下同樣的SNR限制。 例如,200飛秒(fs)的RMS時鐘抖動會將ADC的SNR性能限制為低于70 dB(250 MHz下)。 但是,1 GHz的輸入信號需要50飛秒或更好的RMS時鐘抖動,才能實現同樣的70 dB SNR性能。
ADC的噪聲頻譜密度可簡單定義為ADC的滿量程信號功率減去噪聲功率,然后分布在1 Hz帶寬單位增量上。 FFT采樣深度變化并不影響ADC的噪聲頻譜密度。 它只會將噪聲分布在不同的單位頻率帶寬上。
噪聲形狀可能會有所不同,具體取決于ADC架構以及是否使用數字濾波器來濾除帶外噪聲。 對于帶寬遠大于系統(tǒng)要求的奈奎斯特速率ADC,處理增益可提高目標帶寬內的動態(tài)范圍。
模數轉換器相關文章:模數轉換器工作原理
評論