2.2 CPLD譯碼VHDL程序設(shè)計(jì)

目前DSP系統(tǒng)主頻越來(lái)越高，運(yùn)算速度越來(lái)越快，利用小規(guī)模邏輯器件譯碼的方式已不能滿足DSP系統(tǒng)性能的需求。CPLD器件以其嚴(yán)格的時(shí)序、快速的譯碼、良好的可編程性成為DSP系統(tǒng)必不可少的部件之一。

本文利用CPLD的快速邏輯譯碼功能，模擬了一個(gè)FPR寄存器來(lái)控制Flash的高位地址線。VHDL語(yǔ)言源程序如下（篇幅有限，這里省略實(shí)體端口聲明及中間信號(hào)定義）：

begin
　　fce =ce1；
　　foe =aoe；
　　fwe =awe；
　　h_addr =a13；
　　l_addr =a3a2a1；
　　datain =d5d4d3d2d1d0；
　　facs =′1′ when h_addr=′1′
　 and ce2=′0′ and l_addr='000'
　　else ′0′； --CE2 0x400000
　　FPR：process(facs，awe，reset)
　　begin
　　　if reset=′0′ then
　　　fa=″000000″；
　　else if reset=′1′ then
　　　if awe′event and awe=′1′ then
　　 if facs=′1′ then
fa=datain(5 downto 0)；
end if；
end if；
end if；
end process；
dataout=fa when aoe=′0′ and facs=′1′
else ″ZZZZZZ″；
　　d5 =dataout(5)；
　　d4 =dataout(4)；
　　d3 =dataout(3)；
　　d2 =dataout(2)；
　　d1 =dataout(1)；
　　d0 =dataout(0)；
　　fa18 =fa(18)；
　　fa17 =fa(17)；
　　fa16 =fa(16)；
　　fa15 =fa(15)；
　　fa14 =fa(14)；
　　fa13 =fa(13)；
end behaviour；

由上述VHDL程序可知，F(xiàn)PR寄存器被映射到了CE2空間的0x401000地址。其中引入A13及A[3:1]地址線的目的是為了便于以后的功能擴(kuò)展，映射出更多的寄存器，如LCD控制寄存器、UART控制寄存器等。

FPR寄存器定義如表2所示。

FPR寄存器的第5～0位分別控制Flash的高位地址線A18～A13，第7～6位無(wú)效。當(dāng)DSP 上電復(fù)位時(shí)，F(xiàn)PR寄存器的值被設(shè)置為全0，此時(shí)Flash的所有高位地址線均處于低電平狀態(tài)，DSP開(kāi)始訪問(wèn)Flash的最低8KB地址單元。復(fù)位結(jié)束，就可以對(duì)FPR寄存器寫(xiě)入值，改變Flash的高位地址，從而實(shí)現(xiàn)Flash的分頁(yè)訪問(wèn)。這樣Am29LV800 Flash的512K字存儲(chǔ)空間相當(dāng)于被劃分為64頁(yè)(0～63)，每頁(yè)8K字，當(dāng)程序大于一頁(yè)時(shí)，修改FPR，進(jìn)行軟件翻頁(yè)，讀入下一頁(yè)Flash數(shù)據(jù)。也可以通過(guò)讀FPR寄存器，了解當(dāng)前高位地址線的狀態(tài)，此時(shí)FPR寄存器與Flash的地址映射關(guān)系為：

Flash地址單元=（FPR13）+DSP地址線A[13：1]

2.3 二次Bootloader的實(shí)現(xiàn)

基于上述的設(shè)計(jì)和分析，要實(shí)現(xiàn)大程序的自動(dòng)引導(dǎo)，可以采用二次Bootloader的方法。首先要設(shè)計(jì)一個(gè)uboot程序，大小不能超過(guò)一頁(yè)。將 uboot程序燒寫(xiě)到Flash存儲(chǔ)器的第0頁(yè)，也就是DSP上電復(fù)位后被固化的Bootloader自行引導(dǎo)的那一頁(yè)。uboot的主要功能是通過(guò)修改 FPR寄存器值，并按照引導(dǎo)表的格式讀取Flash存儲(chǔ)器的其他頁(yè)程序到RAM中，最后跳轉(zhuǎn)到用戶程序的32位入口地址開(kāi)始執(zhí)行。uboot程序中，可以定義一個(gè)16位無(wú)符號(hào)整型指針變量，指向CE2空間的0x401000地址，即：

　　unsigned int*FPR=(unsigned int*) 0x401000；

若*FPR=1，即可以訪問(wèn)Flash的第1頁(yè)。

在編寫(xiě)uboot程序和用戶程序時(shí)，要對(duì)存儲(chǔ)器空間重新分配，即在定義CMD文件時(shí)，要注意用戶程序所占用的存儲(chǔ)空間不能與uboot程序占用的存儲(chǔ)空間重疊。因?yàn)閡boot首先被加載運(yùn)行，在運(yùn)行時(shí)加載用戶程序，也需要占用RAM地址空間。而且uboot程序代碼長(zhǎng)度不能超過(guò)一頁(yè)。當(dāng)燒寫(xiě)Flash時(shí)，必須將uboot程序燒寫(xiě)到Flash的第0頁(yè)，然后將用戶程序燒寫(xiě)到第一頁(yè)或以后的存儲(chǔ)空間中。

3 實(shí)驗(yàn)結(jié)果

以煤礦井下煤矸分界傳感器為例，測(cè)試本文介紹的基于CPLD譯碼的DSP二次Bootloader方法。該傳感器采集放煤時(shí)煤矸石振動(dòng)信號(hào)，經(jīng)AD轉(zhuǎn)換后送入DSP經(jīng)數(shù)字信號(hào)處理，分析得出煤矸石放落比例[8]。用戶程序代碼大小為23K字左右，顯然不能夠被固化的Bootloader正常加載，因此必須經(jīng)過(guò)二次Bootloader。

將大小約2K字的uboot程序燒寫(xiě)到Flash第0頁(yè)，用戶燒寫(xiě)到第1～3頁(yè)。經(jīng)多次測(cè)試，該系統(tǒng)從上電復(fù)位到開(kāi)始運(yùn)行用戶程序，耗時(shí)大約0.3s，而且系統(tǒng)運(yùn)行穩(wěn)定可靠。

本文介紹的基于CPLD快速譯碼的DSP二次Bootloader方法，利用CPLD器件的快速譯碼功能，模擬了一個(gè)換頁(yè)寄存器，實(shí)現(xiàn)了大程序的上電后二次引導(dǎo)。與常見(jiàn)的利用GPIO換頁(yè)的方法相比，本方法更有效，通用性更好，不會(huì)占用寶貴的GPIO資源，而且系統(tǒng)擴(kuò)展方便，接口簡(jiǎn)單。