熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > Virtex-5 LXl10的ASlC原型開發(fā)平臺設計

Virtex-5 LXl10的ASlC原型開發(fā)平臺設計

作者: 時間:2009-01-02 來源:網(wǎng)絡 收藏

Virtex一5LXl10的ASlC原型開發(fā)平臺設計

  接下來為FPGA創(chuàng)建結構化的原理圖符號。由于FPGA本身I/0的復雜性和可配置性,將整個FPGA分割為多個子模塊能夠有效地減輕設計的復雜度,也便于管理和檢查。圖2顯示了利用Mentor Dxdesigner’原理圖符號生成向導生成模塊化原理圖符號的設計過程。原理圖符號生成之后就可以在原理圖設計環(huán)境進行原理圖的設計,指定各個模塊的連接關系。

  1.3 PCB疊層定義

  對。PCB疊層、材料和尺寸的設計需要考慮以下因素:

  ◆走線層的數(shù)量需要考慮到封裝特性、設計所用的I/()數(shù)目以及間距;

  ◆芯片互聯(lián)線的數(shù)據(jù)傳輸速率,信號的上升、下降時間對PCB材料、尺寸以及走線方式和制板工藝的限制;

  ◆元件所需的不同供電和參考電壓,對電源層的規(guī)劃和設計;

  ◆成本問題(利用盲孔、盲埋孔、微通孔等工藝能有效地減少疊層數(shù)目,以達到降低成本的目的)。

  該設計中,與FPGA互聯(lián)的信號線約為130條,包括配置電路信號線、時鐘信號線及其他I/O信號。選用上下兩個走線層??紤]到多個電源供電,設置2個電源平面、2個地平面。整個PCB采用6層板結構設計,信號層目標阻抗50 Q。

  利用HyperLnyx疊層設計如圖3所示。

  Virtex一5LXl10的ASlC原型開發(fā)平臺設計



關鍵詞: Virtex-5

評論


相關推薦

技術專區(qū)

關閉