基于VHDL的Petri網(wǎng)系統(tǒng)的FPGA實(shí)現(xiàn)
加入技術(shù)交流群
4變遷時(shí)化有色Petri網(wǎng)CTPN的實(shí)現(xiàn)
4.1 CTPN網(wǎng)簡(jiǎn)介
CTPN＝{P, T, F, C, S, G}為變遷時(shí)間化的有色Petri網(wǎng),其中,
P 是一個(gè)有限的庫所集合。庫所包含有色托肯。
T 是一個(gè)有限的變遷集合。每個(gè)變遷均有一正實(shí)數(shù)的持續(xù)時(shí)間。一個(gè)激發(fā)顏色集與變遷相聯(lián)系,其中每種顏色表明了一種激發(fā)的可能性。
F 是與變遷相聯(lián)系的函數(shù),表明了變遷激發(fā)后其輸入弧和輸出弧上信息的轉(zhuǎn)換關(guān)系,若F為恒等函數(shù),則省略不標(biāo)。
C 是與庫所相連的顏色的集合,C＝{C1,C2…Ci}。
4.2 CTPN網(wǎng)的元件實(shí)現(xiàn)
PROCESS進(jìn)程是VHDL語言中最有特色的部分。在一個(gè)VHDL語言設(shè)計(jì)中,一個(gè)結(jié)構(gòu)體中可以包括多個(gè)進(jìn)程,而進(jìn)程之間是并發(fā)的關(guān)系,同時(shí)又可以通過信號(hào)實(shí)現(xiàn)進(jìn)程之間的聯(lián)系。在有色Petri網(wǎng)的實(shí)現(xiàn)過程中,主要利用了vhdl語言中的進(jìn)程語句process,根據(jù)庫所中的顏色設(shè)置所需的進(jìn)程,并將每一種顏色作為每一個(gè)相對(duì)應(yīng)進(jìn)程的敏感信號(hào),而敏感信號(hào)的任何變化都可以啟動(dòng)進(jìn)程的運(yùn)行,當(dāng)敏感信號(hào)不發(fā)生變化時(shí),進(jìn)程是掛起的,從而實(shí)現(xiàn)了有色Petri網(wǎng)中庫所對(duì)不同顏色的識(shí)別。
如圖5(a)所示為一個(gè)簡(jiǎn)單的變遷時(shí)化有色petri網(wǎng)模型,具有顏色集{b,y},如果P1中有標(biāo)記b(或y),則變遷T1對(duì)于顏色b(或y)是使能的,T1的激發(fā)包括從庫所P1中移去一個(gè)標(biāo)記b(或y),在P2中增加一個(gè)標(biāo)記b(或y)。該模型的庫所和變遷元件的實(shí)現(xiàn)如圖5(b)、(c),其部分源程序?yàn)?
architecture beh of p_c is
begin
process(clk,reset,inb,outb)
…
end process;
process(clk,reset,iny,outy)
…
end process;…end beh;
變遷元件T_C的實(shí)現(xiàn)是將同步PN網(wǎng)中的變遷根據(jù)激發(fā)顏色進(jìn)行細(xì)化。將變遷元件T_C和計(jì)時(shí)器相連即可實(shí)現(xiàn)時(shí)化的有色變遷,在Max＋PlusⅡ中形成可調(diào)用的時(shí)化變遷元件timc。
對(duì)圖5(a)模型的硬件實(shí)現(xiàn)通過調(diào)用庫所元件P_C和變遷元件T_C、timc實(shí)現(xiàn),其實(shí)現(xiàn)的頂層元件圖如圖6(a)所示。并在Max＋PlusⅡ中對(duì)其作仿真,波形圖如圖6(b)。
5 本文作者創(chuàng)新點(diǎn)
本文給出了幾種Petri網(wǎng)系統(tǒng)的硬件實(shí)現(xiàn)方案,采用VHDL語言分模塊實(shí)現(xiàn),描述元件的功能并將元件存入WORK庫中,使設(shè)計(jì)具有很強(qiáng)的可讀性、可重復(fù)性、及可修改性,大大提高了系統(tǒng)的開發(fā)效率。
參考文獻(xiàn)
[1] R. 大衛(wèi)、H. 奧蘭 著,黃建文、趙不賄譯。佩特利網(wǎng)和邏輯控制
器圖形表示工具[M],北京:機(jī)械工業(yè)出版社,1996
[2]趙不賄,景亮,嚴(yán)仰光。Petri網(wǎng)的硬件實(shí)現(xiàn)[J],軟件學(xué)報(bào),2002(10):1652－1658
[3] Naehyuck Chang, Wook Hyun Kwon, Jaehyun Park. FPGA-based Implementation of Synchronous Petre Nets, Industrial Elecronics, Contorl and Instrumenation,1996,Proceed.
[4] 祝習(xí)兵,胡健生,黃金志?；贑PLD的基本Petri網(wǎng)系統(tǒng)的硬件實(shí)現(xiàn)[J],現(xiàn)代電子技術(shù),2004(3):102－105
[5] 趙不賄,嚴(yán)仰光,陸繼遠(yuǎn),唐平. 控制電路基于Petri網(wǎng)的圖形化設(shè)計(jì)與仿真研究[J],電路與系統(tǒng)學(xué)報(bào),2005(5):54－58
[6] 沈憲明,白瑞林,章智慧. 基于FPGA的模糊CMAC網(wǎng)絡(luò)的硬件實(shí)現(xiàn)
[J]. 微計(jì)算機(jī)信息, 2006, 2-2: 基于FPGA的模糊CMAC網(wǎng)絡(luò)的硬件實(shí)現(xiàn)
評(píng)論