2.3當時序約束有足夠的余量的時候，通過降低輸出能力來減緩內部時鐘驅動的邊沿。
減少同步開關的峰值電流，和di/dt，一個重要的考慮因素就是降低內部時鐘驅動的能力（其實就是放大倍數(shù)，穿通電流與之相關型很大）。降低時鐘邊沿的電流，將顯著改善EMI。當然這樣做的缺點就是，由于時鐘和負載的開通時間的變長使得單片機的平均電流可能增加?？焖龠呇睾拖鄬^高的峰值電流，時間更長邊沿較慢的電流脈沖這兩者需要做一個妥協(xié)。

2.4晶振的內部驅動（反向器）最好不要超過實際的需求。
這個問題，實際上前面也談過了，當增益過大的時候會帶來更大的干擾。

3 設計最小穿通電流的驅動器
3.1 時鐘，總線和輸出驅動器應盡可能使得傳統(tǒng)電流最小
穿通電流【重疊電流，短路電流】，是從單片機在切換過程中，PMOS和NMOS同時導通時候，電源到地線的電流，穿通電流直接影響了EMI和功耗。
這個內容實際上是在單片機內部的，時鐘，總線和輸出驅動器，消除或減少穿通電流的方法是盡量先關閉一個FET，然后再開通一個FET。當電流較大時，需要額外的預驅動電路或電壓擺率。