時鐘抖動時域分析(中)
加入技術交流群
不匹配的原因是，計算得出的孔徑抖動是基于時鐘源生成器的快速轉換速率。CDCE72010的LVCMOS輸出消除了時鐘信號的高階諧波，其有助于形成快速升降沿。圖13所示波形圖表明了帶通濾波器急劇降低未濾波LVCMOS輸出轉換速率，以及將方波轉換為正弦波的過程。
圖13 時鐘抖動對采樣時鐘轉換速率的影響
表4 90-fs時鐘抖動的SNR結果
改善轉換速率的一種方法是：在CDCE72010的LVCMOS輸出和帶通濾波器之間添加一個具有相當量增益的低噪聲RF放大器，參見圖14。該放大器應該放置于濾波器前面，這樣便可以將其對時鐘信號的噪聲影響程度限定在濾波器帶寬，而非ADC的時鐘輸入帶寬。由于下一個試驗的放大器具有21dB的增益，因此我們在帶通濾波器后面增加了一個可變衰減器，旨在匹配濾波后LVCMOS信號到時鐘生成器濾波后輸出的轉換速率。該衰減器可防止ADC的時鐘輸入超出最大額定值。
圖14 帶通濾波器前面添加RF放大器來降低轉換速率
通過在時鐘輸入通路中安裝低噪聲RF放大器，兩個數(shù)據(jù)轉換器重復進行了高輸入頻率的SNR測量，其結果如表5所示。我們可以看到，測得SNR和預計SNR匹配的非常好。使用下面的方程式 5，計算得到的時鐘抖動值在90-fs時鐘抖動的5fs以內，其結果通過相位噪聲測得推導得出。
評論