2．3．1 數字下變頻DDC
A／D轉換器的輸出信號為LVDS形式，進入FPGA后需轉換為單端信號。采用 Altera公司提供的模塊完成信號轉換。由于A／D轉換器采用偏移二進制，需轉換為補碼形式。數字下變頻是將高速率信號變成低速率基帶信號，以便進一步作信號處理。典型的數字下變頻采用乘法器和NCO實現，其缺點：A／D轉換器需在高頻下采樣數字化；當采樣速率很高時，后續(xù)數字低通濾波則成為瓶頸，特別是當濾波器階數很高時：低通濾波后抽取，這意味著有很多經下變頻和低通濾波后的數據都未被利用，浪費大量運算結果，運算效率低。因此，這里提出一種基于多相結構的高效寬帶數字下變頻結構，如圖3正交變換的多相濾波實現圖3所示。

具體實現：2倍抽取在A／D轉換器內部通過DMUX完成，然后由符號轉換將輸人信號正負交替輸出，利用加法器實現，加減可控制。
需輸出原數據時，加減控制設為加法；需輸出反相數據時，則設為減法，輸出數據為零減去原數據。FPGA實現如圖4所示。

2．3．2 多相信道化濾波器組
經下變頻得到I，O兩路信號，為得到較高的頻率分辨率，采用信道化法。該方法的基本原理是將輸入的全帶信號進行頻帶分割，即把接收到的信號頻段分解成若干個不同頻段(又稱子頻段或子信道)，然后分別處理各子段。為得到更高的頻率分辨率，各子頻段可分別再進行第2次分割、第3次分割，直到滿足頻率分辨率的要求。由于該設計的接收機工作在中頻，因此只需1次分割即可。
假設偵察系統(tǒng)接收的中頻帶寬為300 MHz，A/D轉換器采樣速率為600 MHz，帶通采樣，無模糊帶寬為300 MHz，周期延拓后，中頻帶寬(300 MHz)落在其中的一個周期內，因此不會產生頻率混疊現象。無模糊帶寬(300 MHz)分為32個信道，輸入分為實部和虛部。各信道帶寬是9．375 MHz(300／32)。該系統(tǒng)設計采用基于DFT多相濾波器組的信道化濾波器技術，實現數字信道化濾波器。由于采用預先抽取方式，降低濾波運算的運算量。而IDFT可利用FFT實現。因此系統(tǒng)的數據率降低，實時性能很高。