熟女俱乐部五十路二区av,又爽又黄禁片视频1000免费,国产卡一卡二卡三无线乱码新区,中文无码一区二区不卡αv,中文在线中文a

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理與要求

CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理與要求

作者: 時(shí)間:2016-09-12 來源:網(wǎng)絡(luò) 收藏

4 結(jié)束語

設(shè)計(jì)隨著CMOS工藝水平的提高而越來越困難,已經(jīng)不單是輸入腳或輸出腳的設(shè)計(jì)問題,而是全芯片的靜電防護(hù)問題。

芯片里每一個(gè)I/O電路中都需要建立相應(yīng)的ESD保護(hù)電路,此外還要從整個(gè)芯片全盤考慮,采用整片(whole-chip)防護(hù)結(jié)構(gòu)是一個(gè)好的選擇,也能節(jié)省I/OPAD上ESD元件的面積。


上一頁 1 2 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉