利用 ADC 孔徑抖動和 CDCE72010 的采樣時鐘抖動，可以計(jì)算出 ADC 的SNR，并與實(shí)際測量結(jié)果對比。使用 ADC 孔徑抖動可以通過測得 SNR 值計(jì)算出 CDCE72010 的采樣時鐘抖動，如表 4 所列。乍一看，預(yù)計(jì) SNR 值有些接近測得值。但是，將兩種 ADC 計(jì)算得出的采樣時鐘抖動與 90 fs 測得值對比時，出現(xiàn)另一幅不同的場景，其有相當(dāng)多的不匹配。

不匹配的原因是，計(jì)算得出的孔徑抖動是基于時鐘源生成器的快速轉(zhuǎn)換速率。CDCE72010 的 LVCMOS 輸出消除了時鐘信號的高階諧波，其有助于形成快速升降沿。圖 13 所示波形圖表明了帶通濾波器急劇降低未濾波 LVCMOS 輸出轉(zhuǎn)換速率，以及將方波轉(zhuǎn)換為正弦波的過程。

圖 13 時鐘抖動對采樣時鐘轉(zhuǎn)換速率的影響

表 4 90-fs 時鐘抖動的 SNR 結(jié)果

改善轉(zhuǎn)換速率的一種方法是：在 CDCE72010 的 LVCMOS 輸出和帶通濾波器之間添加一個具有相當(dāng)量增益的低噪聲 RF 放大器，參見圖 14。該放大器應(yīng)該放置于濾波器前面，這樣便可以將其對時鐘信號的噪聲影響程度限定在濾波器帶寬，而非 ADC 的時鐘輸入帶寬。由于下一個試驗(yàn)的放大器具有 21 dB 的增益，因此我們在帶通濾波器后面增加了一個可變衰減器，旨在匹配濾波后 LVCMOS 信號到時鐘生成器濾波后輸出的轉(zhuǎn)換速率。該衰減器可防止 ADC 的時鐘輸入超出最大額定值。

圖 14 帶通濾波器前面添加 RF 放大器來降低轉(zhuǎn)換速率

通過在時鐘輸入通路中安裝低噪聲 RF 放大器，兩個數(shù)據(jù)轉(zhuǎn)換器重復(fù)進(jìn)行了高輸入頻率的 SNR 測量，其結(jié)果如表 5 所示。我們可以看到，測得 SNR 和預(yù)計(jì) SNR 匹配的非常好。使用下面的方程式 5，計(jì)算得到的時鐘抖動值在 90-fs 時鐘抖動的 5 fs 以內(nèi)，其結(jié)果通過相位噪聲測得推導(dǎo)得出。

表 5 90-fs 時鐘抖動和 RF 放大器的 SNR 結(jié)果