3．2 地址計數器和數據存儲器電路
通過可變頻率時鐘控制地址計數器產生連續(xù)的地址以讀取相應數據存儲器內的波形數據，即可實現不同數字波形的生成。波形數據的深度為36，因此相位分辨率為360°÷36=10°。由于兩路輸出信號是相互獨立的，在雙路輸出具有一定相位差的信號時需要經計算后分別改變地址計數器的初始預置數以進行輸出波形初始相位的調節(jié)。
波形數據寬度為16 bits，數據深度為36，以存儲10種波形數據計算，則共需36x10x2 Bytes=720 Bytes的存儲空間。實際配置1 KBytes的存儲空間，同時為了實現能夠通過單片機寫入數據而達到改變波形的目的，采用雙口RAM比較方便。由于輸出數據寬度為16 bits，因此只需9 bits的地址線即可，則地址計數器配置輸出數據寬度為9 bits的計數器，同時計數器的預置數端用以預置初始值以改變輸出波形的初始相位，該預置數經由鎖存器鎖存后輸出至預置端。此外，由于單片機數據寬度為8 bits，故雙口RAM的寫入數據寬度配置為8 bits，其地址線寬度為10 bits，而輸出數據寬度為16 bits。該部分電路全部由FPGA芯片配置而實現。
3．3 D／A轉換及幅度調節(jié)電路
模擬波形重建采用DAC MAX5885芯片，其參考基準電源由DAC1210芯片控制以實現幅度調節(jié)的目的。
MAX5885先進的16位、200 Msps數模轉換器(DAC)，滿足設計的要求。該DAC工作于3．3 V單電源，可提供無以倫比的動態(tài)性能，如77 dBc的無雜散動態(tài)范圍(SFDR)(fout=10 MHz時)。該DAC支持200 Maps的更新速率，且功耗小于200 mW。
MAX5885采用電流導引結構，該結構支持滿量程輸出電流范圍2～20 mA，允許差分電壓輸出擺幅在0．1 Vpp至1 Vpp之間。MAX5885具有集成的1．2 V帶隙基準和控制放大器，以保證高精度和低噪聲特性。此外，單獨的基準輸入允許用戶外接基準，以獲得最大的靈活性和提高增益精度。MAX5885的數字和時鐘輸入設計為CMOS兼容電平。
采用DAC1210實現數字控制模擬信號增益時，將其電路輸出設計為：

其中D為數據寬度12 bits的數字量。這樣，即可通過設置DAC1210的數字量來控制輸出電流的大小，而另一路電壓輸出可以由電流-電壓轉電路實現。