賽靈思System Generator中的時(shí)間參數(shù)
第一個(gè)控制參數(shù)是模擬時(shí)間單位TSim。該參數(shù)無(wú)須在設(shè)計(jì)中明確地輸入。該參數(shù)代表的是對(duì) Simulink模擬中基礎(chǔ)時(shí)間單位的隱含假設(shè)。因此,其僅對(duì)模擬有所影響。在Simulink以及System Generator環(huán)境中,模擬時(shí)間單位通常被假定為1s。例如,System Generator Wavescope模塊的顯示就使用這個(gè)慣例。不過(guò)正如在下面所見(jiàn)到的,TSim也可以滿足需要的其它任何時(shí)間單位。
隨后還需要在System Generator中以納秒為單位設(shè)置FPGA時(shí)鐘周期TCLK參數(shù)。該參數(shù)代表的是主系統(tǒng)時(shí)鐘輸入到FPGA的周期,而所有其它時(shí)鐘和時(shí)鐘啟動(dòng)均由此導(dǎo)出。因此,其設(shè)置只會(huì)影響硬件實(shí)施。例如,對(duì)于廣受青睞的賽靈思Spartan-3E入門套件,F(xiàn)PGA時(shí)鐘周期為20ns(50MHz)。
而Simulink系統(tǒng)周期Psys則代表著Simulink模擬和硬件實(shí)施之間的全局連接。設(shè)計(jì)人員必須設(shè)定這個(gè)參數(shù),因?yàn)樗赟ystem Generator中影響Simulink模擬和硬件實(shí)施。在模擬過(guò)程中,該值決定了相對(duì)于模擬時(shí)間單位而言,對(duì)模型的System Generator模塊調(diào)用、但卻不必要地進(jìn)行更新的頻度。對(duì)于硬件實(shí)施,該參數(shù)規(guī)定了相對(duì)于控制器采樣率的超頻量。與System Generator的文檔不同,將Simulink的系統(tǒng)周期定義為無(wú)單位量,即FPGA時(shí)鐘周期與假定的模擬時(shí)間單位之比:
這樣就可以假定前面提及的任意模擬時(shí)間單位。
對(duì)于設(shè)計(jì)中System Generator部分的某個(gè)具體信號(hào)的采樣周期Psam,既可進(jìn)行明確設(shè)置(如在 Gateway-In單元中),也可從Up Sample或者Down Sample等采樣率調(diào)整模塊中獲得。在進(jìn)行明確設(shè)置時(shí),需要輸入以假定的時(shí)間單位為單位的具體數(shù)值。其設(shè)置對(duì)Simulink模擬和硬件實(shí)施都有影響。在模擬過(guò)程中,該數(shù)值決定了在模塊真正可以改變狀態(tài)之前必須調(diào)用該模塊的次數(shù)。同樣,在硬件實(shí)施中,該數(shù)值代表著時(shí)鐘邏輯啟用后的時(shí)鐘周期的數(shù)量。由于在 System Generator設(shè)計(jì)中,所有的時(shí)鐘啟用信號(hào)都源自主FPGA的時(shí)鐘輸入,因此每個(gè)啟用周期必須是FPGA時(shí)鐘周期的整數(shù)倍。
評(píng)論